

國立中央大學

光電科學與工程學系
碩士論文

絕緣體上鈮酸鋰薄膜光電元件
製程開發與應用 - 電光調製器

Fabrication and application of
Lithium Niobate on Insulator optoelectronic device -
Electro-Optic Modulators

研究生：楊博智

指導教授：陳彥宏 博士

中華民國 一百一十 年 十一 月

中文摘要

薄膜鈮酸鋰 (TFLN) 調製器有望成為實現下一代光通信系統所需的超寬調製帶寬的理想元件，自從光纖通信出現以來，鈮酸鋰 (LN) 一直是電光調製器最好的材料。然而，傳統的 LN 調製器體積龐大、價格昂貴且耗電，無法滿足需求。製作在晶片上的 TFLN 調製器可以解決這個問題，但在 TFLN 中製造低損耗元件不是一件簡單的事。在這裡，我們成功製作了 LN 電光調製器，該調製器比傳統的塊狀 LN 元件小很多且效率更高，同時保留了 LN 的優異材料特性。在量子領域，我們可以透過鈮酸鋰優異的電光效應，減少製程誤差對量子邏輯閘造成的影響，甚至可以搭配其他 LN 製程，製造量子光源，並將光源與邏輯閘整合至單晶片上，實現 System On Chip 的理想。

本實驗根據不同的鈮酸鋰波導備置方法進行系統性測試，並嘗試將其改良成本實驗室製程設備允許的條件，以利本實驗室自行製作低損耗的 LNOI 波導。在元件方面，我們以 I-line 曝光機、PECVD、ICP-RIE、離子佈植機、PVD 等半導體相關技術，製造直波導以及帶有電極的 Mach-Zehnder Modulator (MZM)，製作不同寬度之直波導，分別對其進行量測，在直波導的製作基礎下，利用鈮酸鋰的優異電光效應製作電光調製器，並將其應用在 MZM 上。

波導製程方面，分為兩部份，第一部份是利用 ICP-RIE，以 Argon 離子進行物理性蝕刻的 Ion Etching，第二部份是利用離子佈植的 IBEE(Ion-beam enhanced etching)。其中，我們以 IBEE 製程成功在鈮酸鋰薄膜上製作出寬度 1~3 μm ，蝕刻深度 380nm，蝕刻側壁接近 90°，總長 0.5cm 的脊型波導，搭配端面拋光的技術，並以側邊耦光的方式，測量其模態及損耗，在 TM 偏振下，3、2、1.5 μm 波導的傳波損耗分別為 7.16dB/cm、6.76dB/cm、5.65dB/cm；在 TE 偏振下，3、2、1.5 μm 波導的傳波損耗分別為 3.6dB/cm、7.87dB/cm、3.96dB/cm。

另一方面，我們製作帶有電極的 MZM 結構，並對其單臂進行電光調製，調製臂長為 1mm 的調製器，測得其 V_{π} 為 50V，對應的電壓長度乘積為

5V·cm。

在未來，能夠將傳統的塊狀 LN 調製器以 TFLN 製作的電光調製器取代，能夠有效縮小元件尺寸，若搭配 CMOS 晶片驅動電壓，可作為光纖通訊裡的重要元件，因其優於矽基材料的特性，TFLN 具有更多優勢，有機會在 TFLN 上實現光量子邏輯閘及量子光源。

目錄

中文摘要.....	i
Abstract.....	
致謝.....	
目錄.....	iii
圖目錄.....	v
表目錄.....	xi
第一章 緒論.....	1
1.1 積體光學歷史簡介.....	1
1.2 電光調製器(Electro-Optic Modulator).....	1
1.3 光波導材料.....	2
1.3.1 SOI.....	2
1.3.2 LN.....	2
1.3.3 LNOI.....	4
1.4 研究動機.....	5
1.5 內容概要.....	7
1.6 文獻會顧.....	8
第二章 實驗原理.....	9
2.1 波導.....	9
2.2 電光效應(Electro-optic effect)-Pockels effect).....	9
2.3 麥克森調製器(Mach-Zehnder Modulator, MZM).....	12
第三章 晶片設計及模擬結果.....	17
3.1 LNOI 基板.....	17
3.2 元件設計與模擬.....	19
第四章 元件製程製造.....	27
4.1 前段遮罩製作及實驗相關儀器.....	27

4.1.1 晶圓切割與前清理.....	27
4.1.2 薄膜沉積.....	29
4.1.3 蝕刻.....	35
4.1.4 黃光微影.....	43
4.1.5 離子佈植.....	45
4.1.6 遮罩蝕刻參數.....	48
4.2 鈮酸鋰波導與 MZM 製程.....	55
4.2.1 Ion Etching.....	55
4.2.2 Ion Beam Enhance Etching.....	62
4.3 晶片清理與後段製程加工處理.....	72
4.3.1 晶片清理.....	72
4.3.2 電極沉積.....	76
4.3.3 端面拋光.....	79
4.4 Ion Etching 製程改善.....	82
4.4.1 遮罩改善.....	82
4.4.2 製程設備改善.....	83
4.4.3 蝕刻參數改善.....	83
4.4.4 電極改善.....	84
第五章 實驗結果與分析.....	86
5.1 量測架構.....	86
5.1.1 波導量測架構.....	86
5.1.2 MZM 量測架構.....	88
5.2 實驗量測結果及分析.....	91
5.2.1 直波導量測結果及分析.....	91
5.2.2 MZM 量測結果.....	95
第六章 實驗結果與分析.....	99
6.1 結論.....	99
6.2 未來展望.....	99
第七章 參考文獻.....	101

圖目錄

圖 1.1.	MZM 俯視圖。圖中黑線為光波導，棕色箭頭為光行徑方向， $\Delta\phi$ 為通過電場的光的相位差，Ground 為電極接地，V 為施加電壓，藍色箭頭為電場方向。.....	2
圖 2.1.	建設性干涉與破壞性干涉。.....	13
圖 2.2.	建設性干涉(a)與破壞性干涉(b)。圖中 A 與 B 在同時同地出光源。.....	14
圖 2.3.	雙光干涉相位差與干涉強度關係圖。.....	17
圖 3.1.	NANOLN 製造的 x-cut LNOI(Lithium niobate on insulator)材料。.....	17
圖 3.2.	LNOI 備製示意圖: (a).對晶體離子佈植產生破壞層。 (b).PECVD 沉積 SiO_2 於另一塊鈮酸鋰基材上。(c).將(a)與(b)晶體鍵合。(d).退火使破壞層破裂並分離。(e).化學機械拋光(CMP)。.....	18
圖 3.3.	LNOI 結構示意圖(未依比例繪製)。.....	18
圖 3.4.	LNOI 折射率分布(TFLN 與 SiO_2 層依比例繪製)。.....	18
圖 3.5.	麥克森相位調製干涉儀俯視示意圖(a)與金屬電極剖面示意圖(b)。(未按比例繪製).....	20
圖 3.6.	不同蝕刻深度折射率示意圖:(a).蝕刻深度 400nm。(b).蝕刻深度 700nm。.....	21
圖 3.7.	波長 1550nm，蝕刻深度 400nm，寬度 1.2 μm 的波導，在輸出端的模態模擬結果。TE 極化偏振下基模(a)與高階模態(b)，以及 TM 極化偏振下基模(c)與高階模態(d)。.....	21
圖 3.8.	波長 1550nm，蝕刻深度 700nm，寬度 1.2 μm 的波導，在輸出端的模態模擬結果。TE 極化偏振下基模(a)與高階模態(b)，以及 TM 極化偏振下基模(c)與高階模態(d)。.....	22
圖 3.9.	波長 1550nm，蝕刻深度 400nm，寬度 2 μm 的波導，在輸出端的模態模擬。TE 極化偏振下基模(a)與高階模態(b)及 TM 極化偏振下基模(c)與高階模態(d)。.....	22
圖 3.10.	MZM 晶片設計長度與 Contact Window 設計長寬示意圖以及 S-bend 放大示意圖。Y-junction(綠色框線區域)的單臂可視為 S-bend 波導(紅色框線區域)。(未按比例繪製).....	23
圖 3.11.	S-bend 光場能量分布圖。模擬光通過 $W_s=300\mu\text{m}$ ， $L_s=2\text{mm}$	

的能量散失情況，右圖綠色實線為經過分光後(50%初始能量)	
)的能量散失情況。.....	24
圖 3.12. 電極設計示意圖。V 為施加的電壓，d 為兩電極的間距， ℓ 為	
施加電場的長度範圍。.....	24
圖 3.13. 電場與相位移關係圖。在光波長=1550nm， $n_{eff} = 1.915$ ，	
$r_{33} = 30.8\text{pm/V}$ ， $\ell = 960\text{um}$ 的條件下的結果。.....	26
圖 3.14. 電壓、相位移與輸出能量關係圖。在光波長=1550nm，	
$n_{eff} = 1.915$ ， $r_{33} = 30.8\text{pm/V}$ ， $\ell = 960\text{um}$ ，d=15um 的條	
件下的結果。.....	26
圖 4.1. 晶片製作計畫示意圖。.....	27
圖 4.2. 晶圓切割。.....	28
圖 4.3. 晶圓清理前(a)與清理後(b)，在 100x 光學顯微鏡下影像。.....	28
圖 4.4. (a)電子束蒸鍍簡圖。(b)熱電阻式蒸鍍簡圖。.....	33
圖 4.5. 離子示意圖。.....	34
圖 4.6. 電漿生成簡圖。(a)RF 為正半周時；(b)RF 為負半周時。.....	35
圖 4.7. PECVD 簡圖。.....	35
圖 4.8. (a)等向性蝕刻;(b)非等向性蝕刻。.....	37
圖 4.9. 文獻 ^[31] 中，以物理性、化學性、複合性蝕刻速率。.....	38
圖 4.10. Paschen's Law ^[32] 。.....	40
圖 4.11. ICP-RIE 簡圖。.....	41
圖 4.12. I-line Stepper 投影式曝光示意圖。.....	44
圖 4.13. 黃光步驟。(a)基材(b)HMDS 塗佈(c)光阻塗佈(d)曝光(e)THMA	
顯影(f)黃光微影完成。.....	45
圖 4.14. (a) The Electrical force ; (b) The Lorentz force 。.....	46
圖 4.15. 離子佈植機簡圖。(a) Ion source、Analyzing Magnet and	
Adjustable slite ; (b) Accelerator tube ; (c) Quadrupole ; (d)	
Analyzing Magnet and Electrostatic Lens ; (e) Implantation	
chamber 。.....	48
圖 4.16. recipe1 200sec PR 蝕刻前(a)與蝕刻後(b)高度。.....	50
圖 4.17. 蝕刻 Cr sem 圖。(a)二氧化矽為遮罩蝕刻的 350um Cr，(b)PR	
為遮罩的 120um Cr。.....	50
圖 4.18. 蝕刻 Cr 示意圖。(a)將 Cr 沉積在 LN 上;(b)蝕刻終點時，會有	
一些剩餘層未被蝕刻;(c)在不傷害下層的情況下，可以透過過	
蝕刻確保蝕刻乾淨。.....	51

圖 4.19.	經過數次增加時間後，針狀山現象依舊未改善。	52
圖 4.20.	針狀山 SEM 影像。	52
圖 4.21.	針狀山現象。蝕刻終點時(b)，還有二氧化矽剩餘層，但使用 over etch(c)會破壞下層。	53
圖 4.22.	在二氧化矽層之間沉積一層約 10nm 的 Cr 作為下層的保護層。在 SiO ₂ 蝕刻終點時(b)，增加約 60 秒的 over etch(c)，接著在將 Cr layer 移除(d)(e)。	53
圖 4.23.	沉積在 10nm Cr 上的 1 μ m SiO ₂ 經 recipe ICP 蝕刻 400sec。結果顯示蝕刻深度未達目標，推定尚未完成蝕刻。	54
圖 4.24.	沉積在 10nm Cr 上的 1 μ m SiO ₂ 經 recipe ICP 蝕刻 480sec。結果顯示蝕刻深度達到目標，推定完成蝕刻。	54
圖 4.25.	沉積在 10nm Cr 上的 1 μ m SiO ₂ 經 recipe ICP 蝕刻 520sec。結果顯示蝕刻穿 10nm Cr 保護層至 LN 層，推定蝕刻時間過長。	55
圖 4.26.	SiO ₂ 蝕刻 SEM。1 μ m(a)與 200nm(b)。	55
圖 4.27.	LNOI Ion Etching 改良後製作波導過程。(a)清洗晶片;(b)Cr 沉積;(c)SiO ₂ 沉積;(d)塗佈光阻;(e)黃光微影;(f)SiO ₂ 蝕刻;(g)光阻移除;(h)Cr 蝕刻;(i)TFLN 蝕刻;(j)濕蝕刻遮罩移除。	57
圖 4.28.	Recipe 100(a)與 Recipe 300(b)測試結果。遮罩為 120nm Cr，蝕刻時間為 10mins。	58
圖 4.29.	遮罩 250nm Cr 以 Recipe 300 蝕刻 20mins 後，H-1 波導寬度 (a)與蝕刻深度(b)量測結果。	58
圖 4.30.	遮罩 250nm Cr 以 Recipe 300 蝕刻 20mins 後，H-1 SEM 圖。	59
圖 4.31.	遮罩 250nm Cr 以 Recipe 100 蝕刻 20mins 後，H-4 波導寬度 (a)與蝕刻深度(b)量測結果。	59
圖 4.32.	遮罩 250nm Cr 以 Recipe 100 蝕刻 20mins 後，H-4 波導側壁清理前(a)與清理後(b)SEM 影像。	60
圖 4.33.	波導設計線寬 1.2 μ m，厚度 350nm Cr 蝕刻遮罩。	61
圖 4.34.	Y-brench 設計線寬 1.5 μ m，厚度 350nm Cr 蝕刻遮罩。	61
圖 4.35.	recipe100(a)(b)及 recipe100 改良版(c)(d)的蝕刻結果。	62
圖 4.36.	文獻 ^[36] 顯示，採用多次式離子佈植，以改善側壁粗糙之問題。	63
圖 4.37.	綠色箭頭為改良前問題，藍色箭頭為改良後。	64
圖 4.38.	LNOI Ion Beam Enhance Etching 改良後製作波導過程。(a)清	

洗晶片;(b)10nm Cr 沉積;(c)1 μ m SiO ₂ 沉積;(d)120nm Cr 沉積; (e)100nm SiO ₂ 沉積;(f)塗佈光阻;(g)黃光微影;(h)100nm SiO ₂ 蝕刻;(i) 120nm Cr 蝕刻;(j)光阻移除;(k)1 μ m SiO ₂ 蝕刻;(l)10nm Cr 蝕刻;(m)Argon 離子佈植;(n)KOH 濕蝕刻 TFLN;(o)濕蝕刻 移除 120nm Cr;(p)濕蝕刻移除 1 μ m SiO ₂ (q)濕蝕刻移除 10nm Cr;(r)晶片清理。.....	66
圖 4.39. 7 μ m 測試波導遮罩 SEM。(a)4000X(b)20000X。.....	67
圖 4.40. 7 μ m 波導濕蝕刻 SEM。(a)濕蝕刻 30mins 後，未移除遮罩前; (b)濕蝕刻 15mins;(c)30mins;(d)45mins。.....	67
圖 4.41. IBEE 7 μ m 波導經圖 4.35r 清洗過後 SEM 圖。.....	68
圖 4.42. 1.6 μ m MZM 結構黃光微影光學顯微鏡影像。.....	68
圖 4.43. MZM 結構蝕刻 120nm Cr 後光學顯微鏡影像。(d)為設計線寬 1.2 μ m 波導，測量後約 1.33 μ m。.....	69
圖 4.44. MZM 結構遮罩 SEM 影像。.....	69
圖 4.45. 離子佈植正式結構經 50%KOH 濕蝕刻後以 Alphastep(a)、 Laser Confocal Microscope(b)量測蝕刻深度。.....	70
圖 4.46. y-2 Y-brench SEM 影像。.....	71
圖 4.47. y-1 SEM 影像。(a)1.2 μ m 端口;(b)側壁;(c) Y-brench。.....	71
圖 4.48. Ion etching SEM 影像。(a)波導上下寬度;(b)波導俯視;(c)波導 側壁。.....	72
圖 4.49. y-2 浸泡前(a)與浸泡 30mins(b) SEM 影像。.....	73
圖 4.50. y-2 浸泡 30mins SEM 影像。(a)浸泡前為 1.4 μ m 的波導。.....	73
圖 4.51. y-1 浸泡 10mins SEM 影像。.....	74
圖 4.52. y-1 浸泡 10mins SEM 影像。圖中為 MZM Y-brench，設計寬 度為 1.6 μ m。.....	75
圖 4.53. y-1 浸泡 10mins SEM 影像。圖中間距為電極預留區間距，設 計寬度為 15 μ m。.....	75
圖 4.54. 波導切面 FIB 影像。.....	76
圖 4.55. 電極製程。(a)塗佈光阻;(b)黃光微影;(c)沉積鎳;(d)沉積金; (e)掀離製程。.....	77
圖 4.56. 電極黃光微影製程結果。.....	77
圖 4.57. 電極製程。.....	78
圖 4.58. Alphastep 量測波導(a)與電極(b)高度。.....	78

圖 4.59. 電極、波導位置關係。	79
圖 4.60. 拋光前(a)與拋光後(b)晶片端面影像。	80
圖 4.61. 端面研磨拋光製程圖示。(a).先將晶片塗佈一層厚光阻；(b).將晶片波兩端面外 100um 的部分切除；(c).將(b)要研磨拋光的端面上下各加一片陪拋片；(d).將(c)固定在夾具上；(e)以不同的溶液與不同的拋光皮搭配，搭配不同轉速階段式的研磨拋光。	81
圖 4.62. 未將陪拋片移除的晶片端面。(a)分層圖與雙輸出波導端面；(b)0.6um 波導端面；(c) 1um 波導端面；(d) 2um 波導端面；(e) 3um 波導端面。	81
圖 4.63. 晶片邊界處裂痕。	82
圖 4.64. LNTF 已破裂且分離。	83
圖 4.65. ICP-RIE(a)與 IBE(b)差異。	83
圖 4.66. 文獻中，描述電極鋪設方式。	85
圖 5.1. 波導量測架構。	86
圖 5.2. 波導輸入端等效面積與 Spot Size 關係圖。	87
圖 5.3. MZI 量測架構。	88
圖 5.4. MZI 量測架構實圖。	89
圖 5.5. 上方觀測物鏡畫面。(a)25x;(b)100x。	90
圖 5.6. 測邊觀測物鏡畫面。	90
圖 5.7. 測邊觀測物鏡撞針畫面(a)對焦正極;(b)對焦負極。	90
圖 5.8. 3um 波導(a)入射波長 1520nm 模態(TE);(b)入射波長 1550nm 模態(TE);(c)入射波長 1590nm 模態(TE);(d)入射波長 1520nm，光纖傾斜入射之模態(TE);(e)入射波長 1590nm，光纖傾斜入射之模態(TE);(f)入射波長 1590nm，光纖傾斜入射之模態(TE)。	91
圖 5.9. 2um 波導(a)入射波長 1520nm 模態(TE);(b)入射波長 1550nm 模態(TE);(c)入射波長 1590nm 模態(TE);(d)入射波長 1520nm，光纖傾斜入射之模態(TE);(e)入射波長 1590nm，光纖傾斜入射之模態(TE);(f)入射波長 1590nm，光纖傾斜入射之模態(TE)。	92
圖 5.10. 1.5um 波導(a)入射波長 1520nm 模態(TE);(b)入射波長 1550nm 模態(TE);(c)入射波長 1590nm 模態(TE);(d)入射波長 1520nm，光纖傾斜入射之模態(TE);(e)入射波長 1590nm，光纖傾斜入射之模態(TE);(f)入射波長 1590nm，光纖傾斜入射之模態(TE)。	

(TE)。	92
圖 5.11. 1 μ m 波導(a)入射波長 1520nm 模態(TE);(b)入射波長 1550nm 模態(TE);(c)入射波長 1590nm 模態(TE);(d)入射波長 1520nm，光纖傾斜入射之模態(TE);(e)入射波長 1590nm，光纖傾斜入射之模態(TE);(f)入射波長 1590nm，光纖傾斜入射之模態(TE)。	93
圖 5.12. 文獻 ^[42] 中，端面反射率 R 與波導寬度關係。	94
圖 5.13. 長 0.5cm，寬 3 μ m 直波導 Fabry-Perot 測量。	94
圖 5.14. 長 0.5cm，寬 2 μ m 直波導 Fabry-Perot 測量。	95
圖 5.15. 長 0.5cm，寬 1.5 μ m 直波導 Fabry-Perot 測量。	95
圖 5.16. 不同位置，不同波長入射 MZM 的模態圖。(a) 入射波長 1548.6nm 模態(TE);(b)入射波長 1554.4nm 模態(TE);(c)入射波長 1555.6nm 模態(TE);(d)入射波長 1556.5nm 模態(TE)。	96
圖 5.17. 1.6 μ m MZM，波長 1550nm(TE)入射輸出能量變化與施加電壓的函數。	97
圖 5.18. 相位差形成的干涉波。	97
圖 5.19. 1.6 μ m MZM，波長 1550nm(TM)入射輸出能量變化與施加電壓的函數。	98

表目錄

表 1-1.	Si 與 LN 比較表。.....	3
表 4.1.	ICP-RIE 蝕刻參數對結果的影響。.....	42
表 4.2.	I-line stepper 製程。.....	44
表 4.3.	ICP-RIE 蝕刻 Cr 參數。.....	49
表 4.4.	Recipe1 ICP-RIE 蝕刻 120nm Cr 參數測試。.....	50
表 4.5.	Recipe RIE & Recipe ICP 蝕刻二氧化矽參數。Recipe RIE 為 使用 RIE 時的參數; Recipe ICP 為使用 ICP-RIE 時使用的參 數。.....	52
表 4.6.	Recipe ICP 蝕刻二氧化矽測試。400sec[圖 4.8]，520sec [圖 4.10]。.....	54
表 4.7.	ICP-RIE 蝕刻 TFLN 製程參數 ^{[27][35]} 。.....	57
表 4.8.	50%KOH 蝕刻時間-深度。.....	67
表 6.1.	各文獻蝕刻深度與模態關係圖。.....	100

第一章 緒論

1.1 積體光學歷史與簡介

在現今，微小化已成為世界主流，半導體相關產業無不朝更小體積發展，相較於傳統電路，將電路微縮在材料上以增加單位面積效的積體電路(IC, Integrated Circuit)發展蓬勃，此種概念應用到光學上，積體光路^[1](Integrated optics or photonic integrated circuit)的概念油然而生。西元 1969 年，貝爾實驗室的 Stewart E. Miller^[2]指出，以半導體相關製程，實現將數個功能不同的光學系統，如光柵(Grating)、光學共振腔(Optical resonator)、耦合器(Coupler)、轉換器(Convertor)、分光器(Beam splitter)等，整合成「單一」擁有完整功能的系統單晶片(SoC, System on a Chip)，即為積體光路之概念。積體光路主要用於傳遞光學訊號，波段主要為可見光波段至紅外光波段，而元件與元件間用波導(waveguide)相連，這也大大解決傳統光學系統龐大、準直不易、穩定不佳的問題，且在成本、壽命、重量、效率的優勢下，已經成為光電領域之發展方向。

1.2 電光調製器

電光調製器^[3]通常是利用某些具有電光效應的電光晶體，通過電壓調製雷射相位，將電數據轉換成光數據的設備。電光效應是把電壓施加到電光晶體上時，電光晶體的折射率會發生變化，始通過該晶體的光特性發生變化，實現對光的調製。電光效應分成線性電光效應(Pockels effect)與二次電光效應(Kerr effect)，Pockels effect 比 Kerr effect 效果更明顯。通常電光調製器是干涉結構中的一部份，如圖 1.1.的麥克森干涉儀(MZI)，其中的相位調製器在該結構中產生干涉，有效的調製輸出光強，這種元件稱為麥克森調製器(Mach-Zehnder Modulator, MZM)。




圖 1.1.MZM 俯視圖。圖中黑線為光波導，棕色箭頭為光行徑方向， $\Delta\phi$ 為通過電場的光的相位差，Ground 為電極接地，V 為施加電壓，藍色箭頭為電場方向。

1.3 光波導基材

1.3.1 SOI

21 世紀初，絕緣矽晶圓(Silicon On Insulator, SOI)^[4]的出現出現，對積體光路發揮革命性的作用，已經有許多積體光學的功能在 SOI 上被實現。雖然矽為基底的 SOI 材料已有非常成熟的工業技術，這包括矽基光電技術，但矽缺乏電光效應與非線性效應，這與矽中心對稱的晶格有關，所以在有關電光調製與非線性應用上，並沒有優勢。

1.3.2 LN

相較於矽，光電材料中常見的材料為鈮酸鋰(Lithium niobate, LN)，主要是因為其具有非常好的電光特性，因此在現代光纖通訊技術上，以鈮酸鋰製作的電光調控器被廣泛使用。不過，鈮酸鋰晶體並不存在於自然界中，1949 年時，貝爾實驗室的 B.Matthias 與 J.P.Remeika^[5]兩位科學家，在實驗室中利用助熔劑成功生長單晶鈮酸鋰。1970 年，由 Byer^[6]等人 R.L.Byer，以柴式拉提法^[7]成功生長出鈮酸鋰單晶，而且折射率非常均勻，之後，柴式提拉技術成為最主要的鈮酸鋰生長技術。

鈮酸鋰除了具有電光特性外，還具有聲光效應(Acousto-optic)、高介電係數

(Dielectricity)、光學非線性效應(Nonlinear optic)、光折變效應 (Photorefractive effects)的物理特性優勢，下表為矽與鈮酸鋰的比較，鈮酸鋰有比矽更廣的穿透波段範圍，更低的光學損耗，在電光效應方面，鈮酸鋰有明顯 Pockels Effect，而且鈮酸鋰具有二階非線性與壓電效應，這使的鈮酸鋰具有先天上的優勢。

表 1-1.Si 與 LN 比較表。

材料	能隙	折射率	穿透波段	電光效應	二階非線性	光學損耗
矽	1.1ev	3.5	1.1~5.5um	無 Pockels effect	無	~1dB/cm
鈮酸鋰	4ev	2.2	0.35~5.5um	有 Pockels effect $r_{33} = 30.8\text{pm/V}$	$d_{33}=25.2\text{pm/v}$ (@1.06um)	~0.027dB/cm

現今很多光子相關的光學元件，皆用鈮酸鋰為材料作開發，敝實驗室即是在準相位匹配理論下(Quasi phase matching, QPM)^[9]，製作週期性極化鈮酸鋰(Periodically poled lithium niobate, PPLN)^[10]、非週期性極化鈮酸鋰(Aperiodically poled lithium niobate, APPLN)結構的光波導，因具有穩定的非線性轉換效率，常應用於光波長轉換器。

以單晶鈮酸鋰為材料的波導製作方法已被大量提出，但主要以質子交換法(Proton-exchange, PE)和鈦擴散離子注入法(Ti-diffusion)最為常見^[8]，質子交換法較早提出，但經質子交換製作的波導只能增加非尋常光的折射率，因此鈦擴散製程被提出，鈦擴散製程能夠增加尋常光與非尋常光折射率，但鈦擴散製程步驟較為複雜，依據不同的要求，兩個方法皆被使用，但不管是鈦擴散或是質子交換皆受元件折射率條件限制，導致不能有效縮小元件尺寸，且光在元件中行走的距離長，元件整體的損耗就無法有效降低，若是要設計有弧度的元件時，因損耗需要考慮其轉彎半徑，導致元件尺寸被限制。

1.3.3 LNOI

鋁酸鋰本身延展性極低，質地脆，機械強度差，因此無法以將鋁酸鋰磨薄的機械研磨方式製作單晶鋁酸鋰薄膜獲釋厚膜，但若是直接在矽晶圓上生長鋁酸鋰，則會受矽基材的晶向影響，導致無法控制鋁酸鋰的生長方向，若無法控制生長方向，鋁酸鋰的壓電效應、電光效應都會受到影響。若使用沉積方式，因為鋁酸鋰與矽晶格常數差距太大，在兩者接面處會產生差排、缺陷、應力，影響光電特性，所以現階段以晶圓接合技術製造鋁酸鋰薄膜晶圓最為常見。晶圓接合技術能夠避免晶格常數不同的問題，但是兩者之間的熱膨脹係數差異甚大(20°C下，矽: $2.5 \times 10^{-6}/K$ ，鋁酸鋰: $16.7 \times 10^{-6}/K$)，這會導致在接合的高溫退火時，在接合面產生巨大內應力，這會導致矽晶圓與鋁酸鋰破裂甚至分離^[11]，因此現在已 NanoLN 公司的 Smart Cut 為最佳方式。Smart Cut^[12]是一種利用離子佈植以及退火方式製作的單晶離酸鋰薄膜，首先使用 He 離子對鋁酸鋰晶體進行離子佈植，He 離子會在一定深度的地方形成一層缺陷層，然後將經過佈植後的鋁酸鋰晶圓與有氧化層的矽晶圓接合，接合後的晶圓進行退火處理，在退火時，鋁酸鋰會由 He 離子累積的缺陷層開始分離，最後僅剩一層薄鋁酸鋰在二氧化矽層上，最後透過化學機械拋光對薄膜表面進行拋光處理，完成 LNOI 的晶圓製作。其中二氧化矽層可以當做緩衝層，避免兩個膨脹係數相差極大的材料直接接觸，也是光學隔離層，而本次實驗採用的是以鋁酸鋰為基底的鋁酸鋰薄膜，能夠更有效降低不同膨脹係數造成的影響，在需要加溫的製程中，能夠有更廣的製程溫度容忍度。

TFLN(Thin Film LN)與 LN 相比，一樣具有聲光效應、高介電係數、光學非線性效應、光折變效應、Pockels Effect、二階非線性與壓電效應的物理優勢。但 TFLN 擁有更高的折射率差，單位長度傳播的傳播損耗低，因此擁有更好的導光能力，而元件的轉彎半徑能夠縮小，使的光學元件縮得更小，這會讓整體元件的損耗再降低，這些跟其中的光學隔離層有關，光學隔離層二氧化矽的折射率~1.44，這使的 TFLN 與二氧化矽接面有明顯的折射率差，當元件尺寸縮小後，就能夠增加元件密度，單位面積的元件數增加，有效縮小晶片尺寸。

在製作元件方面，半導體製造技術發展快速且成熟，相較傳統 LN 加工技術，TFLN 的加工技術與半導體加工工藝更為相近，在未來若要將半導體矽光子與鋁酸鋰技術整合，TFLN 有更大的優勢，現在，有很多由 TFLN 製作的元件被發表，如環形共振器(microring resonator)、麥克森調制器(MZI modulators)、波導、碟形共振器(microdisk resonators)、光柵(grating)、光柵耦合器(grating coupler)等，但這些元件在製造上，都會遇到共同的問題，也就是蝕刻 TFLN，鋁酸鋰具有較好的化學穩定性以及較高的物理韌性，因此在蝕刻 TFLN 上一直是一個難題。

1.4 研究動機

近幾年，量子電腦的問世，為人類開啟一道全新的門，量子電腦具有極快的運算速度，其速度甚至超越現今最強的超級電腦幾個數量級，全球各個大廠，甚至大國政府紛紛投入研究，不同的量子技術也紛紛被提出，其中也包含光量子技術。量子電腦雖然運算速度極快，但量子系統通常不易擴展、不易操控，且量子位的奇特狀態非常脆弱，為了不讓其特殊狀態被環境影響，多數量子技術需要將系統保持在接近絕對零度的低溫，設備需要龐大的冷卻系統，這會導致設備變得非常昂貴、耗電而且會消耗非常大的能量在冷卻上，但透過光路與非線性光學晶體結合的光量子系統，卻能夠在室溫的狀態下進行量子運算。光子具有非常多種狀態，而且光子被周圍環境的影響非常微弱，因此可以在正常室溫器壓下進行，且光子具有抗電磁干擾的特性，光子的傳播速度與工作頻寬，讓光子成為量子通訊上很好的載體，另外，積體光路還可以透過半導體製程技術製作在晶體上，這些都讓以光子為主的量子系統更具有優勢。

在 2001 年時，The Johns Hopkins University 的應用物理實驗室，提出以分光器(Splitter)實現量子運算邏輯閘中的 Controlled-NOT(CNOT)閘^[13]，在 2019 年時，北京大學與量子物質協同創新中心的微觀物理實驗室提出以多個定向耦合器來組成 CNOT 邏輯閘，並且以飛秒雷射來將光路製作在玻璃內^[14]。CNOT 邏輯閘

由 3 個 $R=1/3$ 的定向耦合器與 2 個 $R=1/2$ 的定向耦合器達成，其中 R 的定義為任一定向耦合器的輸出功率與此定向耦合器由雷射源提供的輸入功率的比值，若在固定波導寬度與固定 DC 直波導之間距離的情況下，兩者 R 值不同的定向耦合器就只差在耦合長度，也就是 DC 直波導的長度。目前量子邏輯閘的材料百家爭鳴，像是上述以玻璃為材料，亦或是以半導體為材料，之所以要在鈮酸鋰上開發量子邏輯閘結構，是因為鈮酸鋰具有優異的非線性效應，未來鈮酸鋰將會成為製作量子光源的材料之一，若是將量子邏輯閘製作在鈮酸鋰上，便能夠將量子光源與量子邏輯閘整合在單一晶片上，達成 SOC 的概念，光量子系統便不需要由不同材料靠其他方式連接來達成，由不同材料連接，首先整體大小將無法有效縮小，且連接時會造成能量損耗，若是 SOC 形式，不但能夠縮小系統體積，還能夠降低損耗與增加光子的保真度，且製程存在一定誤差，鈮酸鋰具有非常好的電光效應，不但能夠透過施加電場的方式彌補結構上的誤差，還能夠藉由電光效應快速的對光進行調控。

在前文介紹鈮酸鋰材料時，我們有提到多數在鈮酸鋰上製作波導是以鈦擴散製程或是質子交換製程等方式，改變晶體內部折射率製作元件，但因折射率差小，無法有效縮小元件尺寸，鈮酸鋰有非常難蝕刻的物理特性，因此我們希望能研究出在 LNTF 上製作立體波導的方式，在製作完成鈮酸鋰波導後，製作定向耦合器等器件，但在製作中製程上的誤差，可能會造成定向耦合器分光比例輸出不如預期，文獻^[16]中，便以多個 MZI 結構對定向耦合器輸出進行修正。MZM 元件^[15]是常見的電光調製元件，因此本實驗以 Y-Brench(Y 型分光器)取代定向耦合器的部分，在 MZM 其中一臂施加電壓，並觀察輸出能量，觀察電場在 TFLN 上的電光調製成果。

1.5 內容概要

因應未來積體光路發展，本實驗研究以不同半導體製程技術，在 LNOI 基板上建構立體微米結構，LNOI 具有方向性，方向性與後續發展相關，故本實驗選擇 x-cut 鈮酸鋰進行製作，結構為 MZM。在實驗前，先以 RSoft 軟體進行光路模擬，確認波導寬度、Y-Brench 設計、波導模態，後續經半導體工藝製程將立體光路製作於 LNTF 上，期間會探討硬遮罩的製作，與分析 IBEE 與 ICP-RIE 的 Argon Ion Etching 兩種不同方法所製作的波導的品質，加上電擊後，最後進行光學量測。

第一章主要介紹目前積體光學、LN 材料、光學元件的歷史與發展，以及後續實驗需要的背景知識，並介紹研究動機。第二章會介紹波導以及 MZM 的基本觀念。第三章會帶入元件的模擬結果。第四章會記錄製作的過程，其中包含使用的機台簡介、硬遮罩製作、波導製作、電極製作等，並分析各自優缺點。第五章對晶片進行量測。第六章則為未來該項目能夠改進的方向與實際能夠執行之改進作為。

1.6 文獻回顧

1990 年代，在鈮酸鋰上製作波導的方法相繼出現，從一開始的質子交換 (Proton-exchange)，到後期出現的鈦擴散 (Ti-diffusion)，直到近期出現的絕緣鈮酸鋰薄膜問世。2017 年，美國哈佛大學提出，繼矽谷之後，人類正在進入鈮酸鋰谷^[17]，鈮酸鋰相對於光子學的意義，就像是矽對於電子學，且鈮酸鋰可能在光學領域取代矽，改善通訊領域功耗大，速度慢的問題。越來越多微米級的光學結構在 LNOI 上被證明。薄膜鈮酸鋰的優勢之一就是低損耗，但是在薄膜上製作元件並不容易，2015 年時，德國耶拿大學使用 IBEE 技術在 LNTF 上製作出波導，其損耗約為 18.3dB/cm^[18]，2017 年，哈佛大學透過 ICP-RIE 使用 Argon 離子對鈮酸鋰薄膜進行蝕刻，成功製作出損耗僅 0.027dB/cm 的波導^[18]，製作鈮酸鋰波導製作的研究，陸續出現如化學機械研磨 (CMP)^[19]、ultra-precision cutting machine^[20]、飛

秒雷射^[21]等等的方式。

而在電光調製的部分，文獻^{[16][15][22]}提出以 ICP-RIE 的方式，對 MZM 結構進行蝕刻，蝕刻後施加電場改變其相位，使輸出結果產生干涉，達到電光調製。

第二章 實驗原理

2.1 波導

光，是一種電磁波，而用來引導光波，使其在其中傳導的介質，稱為光波導(Optical waveguide)，例如光纖就算是一種波導。光波導是由能夠傳輸光頻電磁波的介質所構成的結構，依靠在介質接面折射率的不同，使光波在內部形成全反射(Total Reflection)，將光波侷限在波導內傳播，全反射為當一道光以大於臨界角的角度，從折射率較高的介質往折射率較低的介質入射時，在兩介質的交界面光會完全被反射回原介質中的現象。當光波導的寬度比入射光波長尺度大很多時，我們可以單純用幾何光學來說明光在其中的傳播，也就是利用入射角度大於臨界角度，使光發生全反射並沿著路徑傳播；當光波導寬度與波長相近時，就需要考慮光波動性的問題。光在波導中，依電場與磁場的分布形式不同，會產生不同的傳輸模態，每個模態在波導中都存在截止頻率，截止頻率與模態、波導形狀、折射率相關，當光波的頻率小於截止頻率，該模態就無法在波導內傳播。波導只能夠傳播一種模態，波導稱為單模(Single-mode)波導，傳播的模態稱為基模(Fundamental mode)；波導能夠傳波多種模態，波導稱為多模(Multi-mode)波導，傳播的模態除了基模外，都稱為高階模(Higher-order modes)。通常波導寬度越寬，能夠傳波的模態也就越多，但相對侷限性較弱，傳播損也較大。

2.2 電光效應-Pockels effect

鈮酸鋰 (LN) 是一種雙折射晶體(Birefringent crystal)，依光通過晶體的偏振和傳播方向，鈮酸鋰具有不同的折射率。LN 為負單軸雙折射(Negative uniaxial birefringence)，只有 z 軸具有不同的折射率。沿 z 軸的折射率稱為非尋常光折射率 (Extraordinary refractive index, n_e)，沿 x 和 y 的折射率稱為尋常光折射率 (Ordinary refractive index, n_o)。鈮酸鋰根據不同的方式切割，會得到不同切面的鈮酸鋰，通常以垂直晶體表面的軸向定義而本實驗使用的 x-cut LNOI，其 z 軸平行

於晶體表面。因為上述這些特性，LN 的晶格缺乏反對稱性，被歸類為非中心對稱晶體(non-centrosymmetric)，其具有 Pockels effect，也稱為電光效應，也就是透過施加電場方式，能夠改變電場折射率。

收先，先定義出(x,y,z)坐標系中的折射率橢球：

$$\frac{x^2}{n_x^2} + \frac{y^2}{n_y^2} + \frac{z^2}{n_z^2} = 1 \quad (2-1)$$

其中， n_x 、 n_y 、 n_z 分別表示延每個軸向的折射率，前面有提到，Pockels effect 是折射率會隨外加電場改變：

$$\Delta\left(\frac{1}{n^2}\right)_{ij} = r_{ijk}E_k \quad (2-2)$$

其中， r_{ijk} 為 Pockel 電光係數， E_k 是外加電場的第 k 個分量，所以 k 可以標示為 x、y、z 任一方向，接著探討對晶體施加電場，將式(2-2)代入式(2-1)：

$$\left(\frac{1}{n_x^2} + r_{11k}E_k\right)x^2 + \left(\frac{1}{n_y^2} + r_{22k}E_k\right)y^2 + \left(\frac{1}{n_z^2} + r_{33k}E_k\right)z^2 + 2xyr_{12k}E_k + 2yzr_{23k}E_k + 2zxr_{13k}E_k = 1 \quad (2-3)$$

為了方便起見，鈮酸鋰為高純度非活系晶體，因此 $r_{ijk}=r_{jik}$ ，接著使用 Voigt 指數簡化式(1.3)，其中 1 = (11) = (xx)，2 = (22) = (yy)，3 = (33) = (zz)，4 = (23) = (32) = (yz) = (zy)，5 = (13) = (31) = (xz) = (zy)，6 = (12) = (21) = (xy) = (yx)。使用矩陣形式將式 2-2 寫成：

$$\begin{bmatrix} \Delta(1/n^2)_1 \\ \Delta(1/n^2)_2 \\ \Delta(1/n^2)_3 \\ \Delta(1/n^2)_4 \\ \Delta(1/n^2)_5 \\ \Delta(1/n^2)_6 \end{bmatrix} = \begin{bmatrix} r_{11} & r_{12} & r_{13} \\ r_{21} & r_{22} & r_{23} \\ r_{31} & r_{32} & r_{33} \\ r_{41} & r_{42} & r_{43} \\ r_{51} & r_{52} & r_{53} \\ r_{61} & r_{62} & r_{63} \end{bmatrix} \begin{bmatrix} E_x \\ E_y \\ E_z \end{bmatrix} \quad (2-4)$$

式(2-4)中，由 r_{11} 至 r_{63} 所組成的矩陣為電光張量，而鈮酸鋰的電光張量為：

$$r_{LN} = \begin{bmatrix} 0 & -r_{22} & r_{13} \\ 0 & r_{22} & r_{13} \\ 0 & 0 & r_{33} \\ 0 & r_{42} & 0 \\ r_{51} & 0 & 0 \\ r_{61} & 0 & 0 \end{bmatrix} \quad (2-5)$$

r_{LN} 的各項精確值依晶體成分有所不同，其中我們需要注意的是 $r_{33} \cong 30.8 \times 10^{-12} m/v$ ， r_{ij} 值越大，Pockels effect 越強，若我們只對鈮酸鋰的 z 方向施加電場 E_z ，即 $E_x = E_y = 0$ ，並將式(2-5)代入式(2-4)得：

$$\begin{bmatrix} \Delta(1/n^2)_1 \\ \Delta(1/n^2)_2 \\ \Delta(1/n^2)_3 \\ \Delta(1/n^2)_4 \\ \Delta(1/n^2)_5 \\ \Delta(1/n^2)_6 \end{bmatrix} = \begin{bmatrix} 0 & -r_{22} & r_{13} \\ 0 & r_{22} & r_{13} \\ 0 & 0 & r_{33} \\ 0 & r_{42} & 0 \\ r_{42} & 0 & 0 \\ -r_{22} & 0 & 0 \end{bmatrix} \begin{bmatrix} 0 \\ 0 \\ E_z \end{bmatrix} \quad (2-6)$$

經整理後可得：

$$\begin{bmatrix} \Delta(1/n^2)_1 & \Delta(1/n^2)_6 & \Delta(1/n^2)_5 \\ \Delta(1/n^2)_6 & \Delta(1/n^2)_2 & \Delta(1/n^2)_4 \\ \Delta(1/n^2)_5 & \Delta(1/n^2)_4 & \Delta(1/n^2)_3 \end{bmatrix} = \begin{bmatrix} r_{13}E_z & 0 & 0 \\ 0 & r_{13}E_z & 0 \\ 0 & 0 & r_{33}E_z \end{bmatrix} \quad (2-7)$$

式(2-7)中 $\Delta(\frac{1}{n^2})_3$ 與鉬酸鋰最大的電光係數 r_{33} 成正比，而折射率變化發生在 z 軸上，與施加電場的方向相同，沿該晶軸極化方向傳播的光波會受到影響，將式(2-7)得到的結果，配合 Voigt 指數^[P]簡化代回式(2-3)中，可得：

$$\left(\frac{1}{n_o^2} + r_{13}E_z\right)x^2 + \left(\frac{1}{n_e^2} + r_{13}E_z\right)y^2 + \left(\frac{1}{n_e^2} + r_{33}E_z\right)z^2 = 1 \quad (2-8)$$

由式(2-8)可知，施加電場在 z 方向上，折射率的關係為

$1/n_o^2(E_z) = (1/n_o^2) + r_{13}E_z$ ， $1/n_e^2(E_z) = (1/n_e^2) + r_{33}E_z$ ，計算後可得 z 方向電場與折射率的關係：

$$n_o(E_z) \approx n_o - \frac{1}{2}n_o^3r_{13}E_z \quad (2-9)$$

$$n_e(E_z) \approx n_e - \frac{1}{2}n_e^3r_{33}E_z \quad (2-10)$$

。

2.3 麥克森干涉儀

將兩道行進光波在空間中疊加，會產生振幅發生疊加的干涉現象，若有兩道光頻率相同，且兩道光偏振方向相同，兩道光疊加時，會因為相位差產生不同情況的干涉現象，若兩波的波峰或波谷同時抵達同一地點，即兩波同相，此時產生的疊加波振幅會最大，稱為建設性干涉；若一波的波峰與另一波波谷同時抵達同一地點，即兩波反相，此時產生的疊加波振幅會最小，稱為破壞性干涉。




圖 2.1.建設性干涉與破壞性干涉。

討論干涉現象，就要提到光程：

$$\Delta = n s \quad (2-11)$$

在均勻介質中，光程 Δ 與折射率 n 、幾何路徑 s 有關。兩道同源光波，即兩道光頻率、偏振方向相同，行徑相同幾何路徑長，且兩路徑折射率皆相同時，光程差等於零，則兩道光的相位不會發生改變，疊加為建設性干涉；若兩光波行徑的幾何路徑長不同，或是路徑上折射率不同，則兩光的光程就會不同，便會產生光程差，兩光波之間會產生相位差 $\Delta\phi$ ，如果兩道光的光程差為波長的整數倍，則 $\Delta\phi = 2\pi$ ，疊加後還是建設性干涉；反之若光程差為半波長的奇數倍，則 $\Delta\phi = \pi$ ，疊加後是破壞性干涉，[圖 2-2]假設光波 1 上 A 點與光波 2 上 B 點在光源處為同時出發，兩者在行徑不同光程後，A 與 B 產生光程差，不同的光程差

會有不同的干涉效果。




圖 2.2. 建設性干涉(a)與破壞性干涉(b)。圖中 A 與 B 在同時同地出光源。

現在，我們來討論電場與相位差的關係。當假設光波只沿 z 軸偏振，因此僅考慮與 r_{33} 相關的折射率變化。令光在真空中的傳播速度為 C_0 ；光在鈮酸鋰中的傳播速度為 C_{LN} ；光在施加 z 方向電場的鈮酸鋰中的傳播速度為 $C_{LN(Ez)}$ ，接著我們可以定義出 C_0 、 C_{LN} 、 $C_{LN(Ez)}$ 的關係：

$$\begin{cases} C_{LN} = \frac{C_0}{n_{LN}} \\ C_{LN(Ez)} = \frac{C_0}{n_{LN} + n_{LN(Ez)}} \end{cases} \quad (2-12)$$

其中， n_{LN} 為鈮酸鋰的折射率； $n_{LN(Ez)}$ 為施加 z 方向電場後，鈮酸鋰的折射率變化。不同的光速意味著，在相同傳波距離下，會有不同的傳播時間，光在鈮酸鋰內的傳播時間為 t_{LN} ；光在施加 z 方向電場的鈮酸鋰中的傳播時間為 $t_{LN(Ez)}$ ，可以求得傳播時間與傳播速度的關係式為：

$$\begin{cases} t_{LN} = \frac{\ell}{C_{LN}} \\ t_{LN(Ez)} = \frac{\ell}{C_{LN(Ez)}} \end{cases} \quad (2-13)$$

其中， ℓ 表示光的傳播距離，我們可以透過式(2-13)計算出，相同傳播距離，經過有無施加電場的兩道光，其傳播時間差 Δt 為：

$$\Delta t = t_{LN} - t_{LN(Ez)} \quad (2-14)$$

將式(2-13)代入式(2-14)可得：

$$\Delta t = \frac{\ell}{c_{LN}} - \frac{\ell}{c_{LN(Ez)}} \quad (2-15)$$

再將式(2-12)代入(2-15)得：

$$\Delta t = \ell \left(\frac{n_{LN}}{c_0} - \frac{n_{LN} + n_{LN(Ez)}}{c_0} \right) = \frac{-n_{LN(Ez)}}{c_0} \ell \quad (2-16)$$

假設只輸入沿 z 軸極化方向傳播的光，則鈮酸鋰的折射率為 $n_e = n_{LN}$ ，施加 z 方向電場的鈮酸鋰的折射率 $n_{LN} + n_{LN(Ez)}$ 等於式(2-10)，即：

$$n_{LN} + n_{LN(Ez)} = n_e(E_z) \approx n_e - \frac{1}{2} n_e^3 r_{33} E_z \quad (2-17)$$

$$n_{LN(Ez)} = \frac{-(n_e^3 r_{33} E_z)}{2} \quad (2-18)$$

將式(2-18)代入(2-16)得：

$$\Delta t = \frac{n_e^3 r_{33} E_z}{2c_0} \ell \quad (2-19)$$

通過有無施加電場的鈮酸鋰的兩道光波的相位差為：

$$\Delta \phi = 2\pi \frac{\Delta t}{T} = 2\pi f \Delta t \quad (2-20)$$

其中， T 為光波週期， f 為光波頻率， λ 為輸入光波的波長，則 $f=C_0/\lambda$ ，將其與式(2-19)代入式(2-20)得：

$$\Delta\phi = \frac{\pi}{\lambda} n_e^3 r_{33} E_z \ell \quad (2-21)$$

其中，電場 E_z 為均勻電場，其強度可表示為 $E_z = V/d$ ， V 為施加電壓， d 為兩電壓之間的距離，式(2-21)可改寫為：

$$\Delta\phi = \frac{\pi}{\lambda} n_e^3 r_{33} \frac{V}{d} \ell \quad (2-22)$$

其中 n_e 為鉬酸鋰的非尋常光折射率，可以將其代換為結構中的等效折射率 n_{eff} ，即可將施加電場與相位改變關係寫成：

$$\Delta\phi = \frac{\pi}{\lambda} n_{eff}^3 r_{33} \frac{V}{d} \ell \quad (2-23)$$

。

我們知道，MZM 是雙光干涉系統，光經過 Y 型分光器後，分成兩道光進入兩臂，由於對其中一臂施加電壓，兩臂傳播時，兩臂的等效折射率不同，光在經過兩臂之後，會產生相位差，當光經由 Y 型分光器重新耦合後，兩臂的光疊加產生干涉，因此，我們將兩臂的光之場型振幅表示成 E_{LN} 與 $E_{LN(E_Z)}$ ：

$$\begin{cases} E_{LN} = A_{LN} e^{-i(kr_1 - \omega t)} \\ E_{LN(E_Z)} = A_{LN(E_Z)} e^{-i(kr_2 - \omega t)} \end{cases} \quad (2-24)$$

其中 E_{LN} 與 $E_{LN(E_Z)}$ 分別表示未施加電場的一臂與施加電場的一臂， A_{LN} 與 $A_{LN(E_Z)}$

表示兩臂光的振幅， k 為真空中的波數， r_1 與 r_2 為光程， ω 與 t 為角頻率與時間，兩道光干涉後的強度 I 可以寫成：

$$\begin{aligned}
 I &= |E_{LN} + E_{LN(E_Z)}|^2 \\
 &= |E_{LN}|^2 + |E_{LN(E_Z)}|^2 + E_{LN}^* \cdot E_{LN(E_Z)} + E_{LN} \cdot E_{LN(E_Z)}^* \\
 &= I_{LN} + I_{LN(E_Z)} + 2\sqrt{I_{LN}I_{LN(E_Z)}} \cos[k(r_1 - r_2)] \\
 &= I_{LN} + I_{LN(E_Z)} + 2\sqrt{I_{LN}I_{LN(E_Z)}} \cos[\Delta\varphi]
 \end{aligned} \tag{2-25}$$

其中 I_{LN} 與 $I_{LN(E_Z)}$ 為兩臂的光強度， $\Delta\varphi$ 為兩光的相位差，可表示為：

$$\Delta\varphi = k(r_1 - r_2) = \frac{2\pi}{\lambda} \Delta n s \tag{2-26}$$

Δn 為施加電壓一臂與未施加電壓一臂的折射率差，即為式(2-18)，將其帶入式(2-26)，會再次得正與式(2-23)一樣的結果。而根據式(2-25)可知，干涉強度與 $\cos[\Delta\varphi]$ 有關，當 $\Delta\varphi = (2m)\pi$ 時(m 為整數)， $\cos[\Delta\varphi] = 1$ ，干涉強度 I 有最大值，當 $\Delta\varphi = (2m + 1)\pi$ 時(m 為整數)， $\cos[\Delta\varphi] = -1$ ，干涉強度 I 有最小值，所以我們可以根據式(2-25)繪出相位差與干涉強度的關係圖[圖 2-3]




圖 2.3. 雙光干涉相位差與干涉強度關係圖。

第三章 結構設計與模擬結果

3.1 LNOI 基板

本實驗使用的晶圓為 NANOLN 製造的 x-cut LNOI (Lithium niobate on insulator)[圖 3.1]，整體厚度為 $500\pm 20\mu\text{m}$ ，底部是約 $500\mu\text{m}$ 的 LN 基材，基材上是由 PECVD 沉積的 $2\mu\text{m}\pm 50\text{nm}$ 二氧化矽層，最上方是 $700\pm 30\text{nm}$ 的 x-cut 鈮酸鋰薄膜。做製作方法為 M.Levy 等人開發的 Smart-cut 技術^[12][圖 3.2]。




圖 3.1. NANOLN 製造的 x-cut LNOI(Lithium niobate on insulator)材料。

700nm 鈮酸鋰薄膜層的折射率為 2.137，鈮酸鋰薄膜下方，由 PECVD 沉積的 SiO_2 厚度約為 $2\mu\text{m}$ 折射率為 1.44， SiO_2 層下方為鈮酸鋰基材，折射率與薄膜一樣，[圖 3.3]為本實驗使用的 LNOI 結構示意圖，[圖 3.4]為剖面折射率示意圖。




圖 3.2. LNOI 備製示意圖: (a).對晶體離子佈植產生破壞層。(b).PECVD 沉積 SiO_2 於另一塊鈮酸鋰基材上。(c).將(a)與(b)晶體鍵合。(d).退火使破壞層破裂並分離。(e).化學機械拋光(CMP)。




圖 3.3. LNOI 結構示意圖(未依比例繪製)。




圖 3.4. LNOI 折射率分布(TFLN 與 SiO₂ 層依比例繪製)。

3.2 元件設計與模擬

本實驗主要針對如何在鈮酸鋰上製作出波導元件，如果成功的話，希望能更進一步看到電光效應在 TFLN 上的清況，製作的元件包含直波導以及麥克森相位調製干涉儀。直波導是被動元件中最為簡單的結構，其目的是為了驗證在不同製程下，製作出來的波導結構的傳播損耗差異，傳播損耗可以表示一條波導的品質，品質越高則傳波損耗越低。另一元件為麥克森相位調製干涉儀[圖 3.5]，麥克森相位調製干涉儀是透過對其中一隻臂施加電場，使其相位發生改變，產生干涉效果。設計上，使用 Y 型分光結構(Y-junction or Y-branch)將光波分成兩道，分別輸入兩臂鈮酸鋰波導，並在臂波導旁施加電壓產生電場，電壓可以選擇施加單臂或雙臂，光在經過施加電場的鈮酸鋰波導後相位會改變，在經過 Y 型分光結構將兩臂的光匯流回一波導內，兩道光波會產生干涉現象，不同的相位差會有不同的干涉效果。

根據製程機台穩定度與結構施做完整性，我們決定將直波導寬度最小設計在 1μm，而 MZM 設計寬度為 1.6μm。




圖 3.5. 麥克森相位調製干涉儀俯視示意圖(a)與金屬電極剖面示意圖(b)。(未按比例繪製)

在製作之前，首先使用 R-soft 對元件的能量傳播、模態以及等效折射率進行模擬。我們使用 R-soft 中的光束傳播法(Beam Propagation Method, BPM)進行模擬，我們將討論 1550nm 入射光，在寬度為 1.2um 的波導模態以及等效折射率，理想情況下為蝕刻深度為 700nm，但因蝕刻製程限制，我們能夠達到的蝕刻深度約 400nm，在此模擬製程能做出來的實際情況，與理想情況的差距，我們的實驗情況為蝕刻深度約 400nm 左右，兩者情況折射率分布如[圖 3.6]，接著模擬寬度為 1.2um，蝕刻深度為 400nm[圖 3.7]、700nm[圖 3.8]、以及寬度 2um，蝕刻深度 400nm[圖 3.9]下波導輸出端的模態分布計算，圖 3.7 及圖 3.8 皆顯示，在波導寬度為 1.2um 的條件下，不管蝕刻深度為何，不僅支持基模[圖 3.7a、c][圖 3.8a、c]，而且至少支持波長 1550nm 波長的二階模態，然而在量測時，高階模態並不好觀察到，而且可以透過準確地耦光技術，選擇性的只激發基模，這些我們會在第五章中提到，模擬出的二階模態為[圖 3.7b、d]和[圖 3.8b、d]。




圖 3.6.不同蝕刻深度折射率示意圖:(a).蝕刻深度 400nm。(b).蝕刻深度 700nm。




圖 3.7.波長 1550nm，蝕刻深度 400nm，寬度 1.2μm 的波導，在輸出端的模態模擬結果。TE 極化偏振下基模(a)與高階模態(b)，以及 TM 極化偏振下基模(c)與高階模態(d)。




圖 3.8.波長 1550nm，蝕刻深度 700nm，寬度 1.2um 的波導，在輸出端的模態模擬結果。TE 極化偏振下基模(a)與高階模態(b)，以及 TM 極化偏振下基模(c)與高階模態(d)。




圖 3.9.波長 1550nm，蝕刻深度 400nm，寬度 2um 的波導，在輸出端的模態模擬。TE 極化偏振下基模(a)與高階模態(b)及 TM 極化偏振下基模(c)與高階模態(d)。

確認完波導模態後，我們將對 MZM 的結構進行分析，因為是初次採用新的製程方法在鈦酸鋰上製造結構，在實驗之初，為了避免製造出的波導側壁不理想，或是蝕刻深度不理想...等原因，會造成波導損耗過高，無法於輸出端進行量測，我們希望將晶片長度控制在 0.5cm 左右[圖 3.10]，而 MZM 結構，我們以兩個 Y-junction 組合，Y-junction 能夠結合或分離光功率，被廣泛應用在 Mach-Zehnder 元件上^{[24][25]}，經直波導相連，在圖 3.10 中，Y-junction 部分，我們是透過 S-bend 的方法製作，可以將 Y-junction 的單臂視為一 S-bend 波導，若 S-bend 波導的 L_s/W_s 太小，會造成 S-bend 波導的損耗上升。在施加電壓時，我們需要使用針觸碰電極，因此需要在 MZM 兩臂之間放入 Contact Window，量測時，需要透過針觸碰 Contact Window，為了方便針觸碰，我們希望 Contact Window 為一 1mm*500um 的長方形區域。晶片長度與 Contact Window 長寬皆為無法改變的硬條件，晶片的長度與 Contact Window 的長度限制 L_s 的最大值，Contact Window 的寬度限制 W_s 的最小值，這使的 L_s/W_s 的最大值被限制，且 MZM 結構寬度為 1.6um，為多模狀態，經過模擬後[圖 3.11]，經過一 S-bend 波導，能量約散失 5%，這個損耗是我們能夠接受的。




圖 3.10.MZM 晶片設計長度與 Contact Window 設計長寬示意圖以及 S-bend 放大示意圖。Y-junction(綠色框線區域)的單臂可視為 S-bend 波導(紅色框線區域)。(未按比例繪製)




圖 3.11. S-bend 光場能量分布圖。模擬光通過 $W_s=300\mu\text{m}$ ， $L_s=2\text{mm}$ 的能量散失情況，右圖綠色實線為經過分光後(50%初始能量)的能量散失情況。




圖 3.12. 電極設計示意圖。 V 為施加的電壓， d 為兩電極的間距， l 為施加電場的長度範圍。

由式(2-22)可看出，相位差 $\Delta\phi$ 與施加的電壓 V 、兩電極的間距 d 以及施加電場的長度範圍 l 有關[圖 3.12]，為了觀察施加在 Z 方向電場 E-O 效應，我們只對平行於 y 方向的波導施加電場，兩臂平行於 y 方向的波導長度為 $960\mu\text{m}$ ，電場的

長度範圍即金屬電極的長度 $\ell = 960\mu\text{m}$ ，電極間距 d 越小，波導感受到的電場強度越強，單位電壓下相位移越明顯，能夠施加較低的電壓，但電極間距 d 越小，表示金屬電極越靠近波導，根據文獻^{[29][30]}，這會導致波導的損耗上升，因此，我們將電極間距 d 設計為 $15\mu\text{m}$ ，電擊距離波導約 $5\sim 6\mu\text{m}$ ，式(2-22)中與相位差 $\Delta\phi$ 有關的變因剩下電壓 V 。式(2-20)中，電場(E_z)與相位移 $\Delta\phi$ 關係如圖 3.13，可以看出施加電場強度與相位移成正比，電場強度越強，相位移越大，在電場為 $3042413(\text{V/m})$ 時，相位移 $\Delta\phi = \pi$ 。圖 3.14 為對單臂施加電壓後，兩臂的相位差與施加電壓的關係，以及兩臂光波疊加後於輸出端的能量變化情形，其中需注意的是，輸出端的能量變化情形是建立在 Y-junction 分光為 50:50，電場為均勻電場，且兩臂在幾何長度上相等的理想情況下的結果。從圖 3.14 可以看出，在施加電壓為 0V 時，兩臂的相位差 $\Delta\phi = 0$ ，兩臂的光波疊加後，在理想條件下(如忽略 S-bend 的損耗)，應與輸入能量相同，在非理想情況下，則應為輸出能量的峰值；在施加電壓為 50V 時，兩臂的相位差 $\Delta\phi = \pi$ ，兩臂的光波疊加後，在理想條件下能量應為 0 ，非理想情況下，則應為輸出能量的谷值；在施加電壓為 100V 時，兩臂的相位差 $\Delta\phi = 2\pi$ ，兩臂的光波疊加後，在理想條件下能量，應與輸入能量相同，非理想情況下，則應為輸出能量的峰值。可以看出，理想條件下，端口輸出能量為一 cosine 函數，週期為 100V 。




圖 3.13. 電場與相位移關係圖。在光波長 $= 1550\text{nm}$ ， $n_{eff} = 1.915$ ， $r_{33} = 30.8\text{pm/V}$ ， $\ell = 960\mu\text{m}$ 的條件下的結果。




圖 3.14. 電壓、相位移與輸出能量關係圖。在光波長=1550nm， $n_{eff} = 1.915$ ， $r_{33} = 30.8\text{pm/V}$ ， $\ell = 960\mu\text{m}$ ， $d=15\mu\text{m}$ 的條件下的結果。

第四章 元件製程製造

本實驗使用兩種方法在 TFLN 是製造元件，一是 Ion Etching^[27]，一是 IBEE^[28]，[圖 4.1]兩者在前期硬遮罩製作與後期晶片清理與加工的方法類似，主要不同在於中期改變 TFLN 樣貌時的方法。本章節會依序介紹製程上使用的機台，說明兩製程實驗的過程、改善與結果，最後說明晶片後加工處理開發。




圖 4.1.晶片製作計畫示意圖。

4.1 前段遮罩製作及實驗相關儀器

4.1.1 晶圓切割與前清理

在晶圓進行製程前，我們會先將晶圓切割成適當大小[圖 4.2]，切割是利用晶圓切割機，以鑽石切割刀進行切割，切割後的晶圓，因切割並非在無塵環境，晶圓在切割後會殘留髒污在晶圓表面，因次在進入後續製程前，需要對晶圓進行清洗，經過切割後的晶圓，表面上最常見的污染不外乎微粒、有機物、金屬不純物、化學污染物，微粒可能來自製程中的水、氣體、化學品，甚至式操作人員、機台內部、盛裝器皿等等，會因為靜電力、毛吸現象等，附著在晶圓上，金屬不

純物多來自於離子佈植或是蝕刻製程，因為離子在腔體在會撞擊腔壁，導致腔壁上的金屬脫落附著在晶圓上，有機物大多來自光阻殘留，或是機器機油，塑膠容器，操作人員身上的含碳化合物。在曝光時，若有汙染殘留在晶圓上，會造成顯影后結果與原先設計不同，造成缺陷。在沉積薄膜時，有汙染殘留在晶圓上，會造成薄膜附著力不佳，容易剝落。在進行離子佈植或蝕刻時，汙染物會阻擋離子，導致蝕刻後的圖形與遮罩不同。故在進行製程前，須對晶圓進行清理，以免後續製程失敗，本章節會介紹一些本實驗有使用的清理方法。



圖 4.2.晶圓切割。





圖 4.3.晶圓清理前(a)與清理後(b)，在 100x 光學顯微鏡下影像。

清理晶片當方法主要為濕式化學清理，利用浸泡化學藥品方式去除髒汙，然後利用去離子水(DI Water)進行洗滌將髒汙帶走，常見的化學品有 Ace (Acetone，丙酮)、IPA(Isopropanol，異丙醇)，可帶走大部分有機物汙染、油質等汙染，但有些比較頑固的汙染就需要借助較強的化學溶液，本實驗中較常使用的

前清理製程為 SPM 清洗製程，也就是俗稱的食人魚酸洗液(Piranha Solution)，將濃硫酸(96% H₂SO₄)與濃過氧化氫(36% H₂O₂)以 3:1 體積比混和，進行浸泡 15 分鐘左右，當濃硫酸遇到雙氧水時，會生成卡羅酸，卡羅酸具有非常強的氧化性及脫水性，能夠有效破壞有機物的碳氫鍵結，去除表面有機殘留物，其反應式為：



我們測試後，食人魚酸洗液能有效去除晶圓上髒污[圖 4.3]，且不傷鋰鈦酸鋰。

4.1.2 薄膜沉積

薄膜沉積，即在晶圓上累積一層材料，現代科技對於薄膜的要求越來越高，越來越多沉積方式出現，以因應不同的需求，從最早的電鍍到現在常見的氣相沉積(Vapor Deposition, VD)，以及能夠精準控制厚度到一個原子高度的原子層沉積(Atomic Layer Deposition, ALD)，而針對不同的要求，如薄膜厚度、製程溫度、製程時間、製程壓力，均勻度、薄膜品質，結構深度，物理化學方法等等，出現非常多對應的薄膜沉積技術。我會就本實驗有用到的薄膜沉積技術進行介紹。本實驗所沉積的薄膜，是經由氣相沉積技術進行沉積，氣相沉積又可分為物理氣相沉積與化學氣相沉積兩類：

(1)物理氣相沉積(PVD, Physical Vapor Deposition):物理氣相沉積，又稱真空沉積。將腔體抽到高真空後，將欲沉積的材料(靶材)透過物理、化學方式加熱，沉積的靶材經加熱至熔點，靶材會汽化昇華產生氣體，氣體會附著在目標基板上，形成一層薄膜，或是產生電漿，用離子撞擊靶材，將材料分子撞出，落在基板上。為了避免沉積材料在到達基板前，受到腔體內殘留的氣體分子阻擋，因此要將腔內氣壓抽至高真空。與化學氣相沉積相比，物理氣相沉積能夠適用的材料範圍更廣，但是薄膜厚度的厚度控制、沉積速度以及均勻性

是比較不穩定的，物理氣相沉積的方法主要分為三種，蒸鍍、濺鍍即離子鍍，本實驗使用蒸鍍中的離子束蒸發鍍膜技術與加熱蒸發技術，其他的技術這邊就不贅述。

(2)化學氣相沉積(CVD, Chemical Vapor Deposition): 化學氣相沉積是使用單一或多種氣體或蒸汽前趨物，通過化學反應或化學分解在基板表面沉積固體薄膜的過程，。因應不同的壓力特性，可分為常壓化學氣相沉積(Atmospheric Pressure Chemical Vapor Deposition, APCVD)、低壓化學氣相沉積(Low-Pressure Chemical Vapor Deposition, LPCVD)、超高真空化學氣相沉積(Ultrahigh Vacuum Chemical Vapor Deposition, UHVCVD)，因應不同氣相的特性，可分為適合非揮發性前驅物的(Aerosol Assisted Chemical Vapor Deposition, AACVD)，以及適合液體形式前驅物的直接液體注入化學氣相沉積(Direct Liquid Injection Chemical Vapor Deposition, DLICVD)，使用電將技術的有微波電漿輔助化學氣相沉積(Microwave Plasma Assisted Chemical Vapor Deposition, MPCVD)，允許在低溫環境下沉積的電漿增強化學氣相沉積法(Plasma Enhanced Chemical Vapor Deposition, PECVD)，製程溫度在室溫的遠距電漿增強化學氣相沉積(Remote Plasma Enhanced Chemical Vapor Deposition, RPECVD)，能夠沉積單層金屬薄膜的原子層化學氣相沉積(Atomic Layer Chemical Vapor Deposition, ALCVD)，前驅物為有機金屬的有機金屬化學氣相沉積(Metalorganic Chemical Vapor Deposition, MOCVD)。

電子束蒸鍍機(E-beam Evaporator):

此沉積法屬物理氣相沉積是利用利用高能電子束轟擊靶材，當靶材被加熱到接近熔點時，利用飽和蒸氣壓進行蒸鍍的製程。機台主要的運作原理，首先，將欲先清洗好的晶片與靶材放入蒸鍍腔體後，開始將腔體抽真空，待達到 4×10^{-6} torr 高真空標準後，用高壓電讓鎢絲線圈產生電子，接著利用電壓差做為

電子加速電極將電子束引出，然後使用轉向磁鐵給予電子束磁場，使電子束發生偏轉，控制電子束打在要蒸鍍的靶材上，電子撞擊靶材後，電子的動能會轉換成熱能放出熱量，當熱能足夠大時，溫度會達到靶材的熔點，靶材會呈現熔融狀態，在高真空狀態下，金屬的熔點與沸點會接近，靶材容易蒸發，金屬的蒸氣遇到較低溫的晶片後，就會沉積在晶片上。蒸鍍的速率與電子的能量有關，可以透過調控加速電壓，控制電子的動能，進而控制加熱的溫度，也就可以控制沉積的厚度。

電子束蒸鍍技術具有多項優點，大部分金屬皆可以使用電子束蒸鍍技術沉積，對於基板的限制較少，能夠大面積的沉積金屬，製程溫度較低，且機台多具有不只一個靶材容器，可以在不破真空的情況下進行多層沉積，降低各層之間夾雜污染物的可能性，但具有均勻性、沉積厚度精準度及遮蔽效應的問題，因為是藉由電子束加熱金屬靶材，靶材是一個點源，晶片與點源之連線與晶片若是垂直關係，會沉積較厚，若不是垂直則會沉積較薄，固有均勻性的問題，而電子束蒸鍍是利用石英震盪片(Quartz Crystal)進行鍍率與厚度監控，用附著在石英震盪片上的材料來判斷沉積厚度與速率，並不是直接量測晶片上的厚度，屬間接量測，其準確性受到石英震盪片的健康程度，以及石英震盪片在腔內的位置影響，沉積厚度越厚、石英震盪片健康程度越低，準確度就越低，遮蔽效應多出現在當晶片上已經有立體結構時，可以嘗試將靶材想像成光源，蒸氣的對流方向想像成光行進方向，若有立體結構在晶片上，因為角度關係，有些地方會被結構遮蔽產生影子，這些影子就是金屬蒸氣無法沉積到的地方。為了改善這些問題，通常會讓晶圓在腔體內轉動，常見的有晶片自轉、晶片繞靶材公轉或是公轉加自轉等方式，皆能有效幫助均勻度的提升以及降低遮蔽效應。

電子槍暨熱電阻式蒸鍍機(E-gun Thermal):

電子槍暨熱電阻式蒸鍍機與電子束蒸鍍機類似，但其除了能以電子束加熱靶材外，還能以物理加熱的方式加熱，利用高電壓通電盛裝靶材的鎢容器，使其放出高溫，高溫達到靶材的熔點後靶材會昇華成蒸氣，並附著在目標材料上。




圖 4.4.(a)電子束蒸鍍簡圖。(b)熱電阻式蒸鍍簡圖。

電漿增強化學氣相沉積法(Plasma Enhanced Chemical Vapor Deposition, PECVD):

半導體製程中，電漿增強化學氣相沉積主要負責沉積 α -Si、SiO_x、SiN_x，其透過氣體在電漿狀態的化學反應，在晶片上產生出想要沉積在晶片上的物質的一種技術，其優點是沉積反應的溫度較低，通常在 100°C~400°C 就能夠得到高品質的薄膜，均勻度的表現也不錯，沉積速度快速，但是無法快速量產，且因為需要產生電漿，機台整體較為昂貴，另外對於通入腔內的反應氣體純度要求也較高。機台主要分為供氣端、RF 射頻電源、真空系統、反應腔室、加熱載台幾個部分。當原子失去電子後，使得原子帶正電為離子(ion)，通常利用電子在電場的變化[圖 4.6]，會撞擊原子，使其最外殼電子脫離原子[圖 4.5]，而脫離的電子會受電場作用，繼續去撞擊其他原子，此一連續效應能夠產生足夠多帶正電之離子，即為電

漿(plasma)電漿的穩定對於電漿增強化學氣相沉積法而言非常重要，因此需要真空系統把腔體內的壓力維持在能夠產生電漿的工作壓力下，另外負責排出製程中及製程後多餘的廢氣，之後 RF 射頻電源會提供射頻電壓產生電漿，詳細產生電漿的條件及過程在 RIE 部分有說明，大致上相同，藉由 RF 電源給予電子射頻電壓，真空條件滿足，電子具有足夠的 MFP 能夠被射頻電壓加速，經加速的高能電子撞擊氣體分子，氣體分子解離成電漿狀態，產生化學活性極高的自由基團，這促進了化學反應的速率，同時對基板加溫，溫度上升也能使化學反應速率上升，但以相同的沉積速率，電漿增強化學氣相沉積法因為有電漿的輔助，使得沉積反應的溫度能夠下降，這也是 PECVD 最大的優勢。




圖 4.5.離子示意圖。




圖 4.6. 電漿生成簡圖。(a)RF 為正半周時；(b)RF 為負半周時。




圖 4.7. PECVD 簡圖。

4.1.3 蝕刻

蝕刻是一種利用化學或物理方法，從晶圓表面將材料去除，以獲得特定圖案的製程技術，蝕刻製程主要能夠分為濕式蝕刻與乾式蝕刻兩類，在 1980 年代之前，主要以濕式蝕刻為主，但在 1980 年代後，製程結構的圖形尺寸越來越小，小於 $3\mu\text{m}$ 的製程，電漿蝕刻逐漸取代濕式蝕刻，電漿蝕刻也就是乾式蝕刻。

濕式蝕刻

常見的濕式蝕刻是利用化學溶液與材料反應產生副產物，使材料溶解於化學溶液中，並由溶液將副產物帶走，主要利用化學反應，通常所選的化學溶液對遮罩的蝕刻速率極低，對目標材料的蝕刻速率較高，不同的目標材料會選擇不同的化學溶液，因此具有較高的蝕刻選擇性，且蝕刻速率較快，因為是浸泡化學溶液，其不僅設備成本較低，還具有能夠快速量產的優勢，但因為濕式蝕刻具有蝕刻輪廓等向性的限制，也就是對於每個方向都具有相同的蝕刻速率，若是所需蝕刻深度大於圖形寬度，容易出現縱向蝕刻還沒達到要求深度，側向就先將材料蝕刻完的情況，稱為底切現象。也因為濕式蝕刻等向性，其將遮罩圖案轉移至材料後的完整度，無法滿足較小圖案的要求，故圖案尺寸小於 $3\mu\text{m}$ 的製程，多半無法

適用濕式蝕刻製程，但對於清潔晶片來說，濕式蝕刻還是佔有一席之地。

乾式蝕刻

乾式蝕刻，也就是電漿蝕刻，透過化學、物理或是物理加化學的複合方式進行蝕刻，其主要機制分為(1)產生反應物質(2)傳送與吸附(3)反應(4)解吸附作用，產生反應物質是當氣體在電漿中，氣體會部分解離成中性自由基及離子，這些物質會被引導並吸附到目標蝕刻薄膜表面，然後與目標蝕刻薄膜表面發生反應並產生副產物，副產物會透過解吸附作用從目標蝕刻薄膜上解吸附並被帶走，乾式蝕刻就是由中性自由基以及離子，通過以上過程來達到蝕刻目的。

化學性蝕刻

化學性蝕刻與濕蝕刻相似，是由氣體透過化學反應，具有優於純物理蝕刻的高選擇性，但是卻具有等向性[圖 4.8a]的缺點，因此純電漿蝕刻在圖形轉移上，還是存在線寬大小與均勻度的問題。其原是電漿中的中性自由基被導引並吸附在目標蝕刻薄膜，發生化學反應，產生揮發性或非揮發性的副產物，絕大部分副產物會經由氣體流動被帶走，達到蝕刻目的。

物理性蝕刻

物理性蝕刻是利用離子對撞擊蝕刻表面，進行物理性轟擊(Physical Bombardment)，同常是對離子電荷施以電磁能量，使得離子以同一方向射入，利用離子本身的動能對蝕刻表面產生破壞，達到蝕刻的效果。因為給予電磁能量，具有較佳的方向性，故能夠將遮罩圖案精確轉移至蝕刻薄膜上，有非等向性[圖 4.8b]的特徵，所以在蝕刻剖面角度上，有良好的表現。但其缺點是蝕刻速度緩慢，且物理轟擊是無差別性的，蝕刻選擇性極低，離子的撞擊能夠移除薄膜外，遮罩一樣會遭到蝕刻，故對於遮罩的選擇極為重要，遮罩本身的耐轟擊程度、厚度，要能夠在完成蝕刻前不被蝕刻殆盡，以及遮罩的邊界形狀，因為物理蝕刻會將遮罩

圖案完整轉移至薄膜上，若遮罩圖案本身側壁不平整，則薄膜也會出現相同情況。




圖 4.8. (a)等向性蝕刻;(b)非等向性蝕刻。

複合蝕刻

有鑑於上述介紹中，物理、化學蝕刻各自的優缺，乾蝕刻工藝製程多採用複合蝕刻，也就是物理加化學的方式。J. W. Coburn 與 Harold F. Winters 在 1978 年的研究^[31]中，探討純物理蝕刻、純化學蝕刻、與複合蝕刻對蝕刻速率的影響，研究指出，不管是純物理蝕刻或是純化學蝕刻都非常緩慢，兩者蝕刻速率接近同，但當採用物理加化學的複合蝕刻時，蝕刻速率比單一方法的蝕刻速率總和高出一個數量級。當自由基吸附在蝕刻目標表面時，搭配離子對表面進行轟擊，自由基會和蝕刻材料的原子或分子發生反應，形成揮發性或非揮發性的殘留物。複合蝕刻兼具化學性蝕刻的高選擇比、高蝕刻速率以及物理性蝕刻的非等向性優點，為現今蝕刻的主流方式。




圖 4.9. 文獻^[31]中，以物理性、化學性、複合性蝕刻速率。

感應耦合電漿反應離子蝕刻(Inductively Coupled Plasma-Reactive ion etching):

反應離子蝕刻(Reactive ion etching，以下簡稱 RIE)，為半導體製程中最為典型的設備之一，其採用上述複合蝕刻方式，在物理性蝕刻與化學性蝕刻取得平衡，利用物理性轟擊並移除目標蝕刻材料，同時以化學性蝕刻能產生揮發性殘留物，方便將殘留物排出。RIE 主要配置包括：(1)腔體(2)射頻系統(3)承載盤(4)供氣系統(5)真空系統。蝕刻氣體通過供氣系統通入腔體，在腔體內解離產生電漿，而電漿的產生條件非常複雜，上電極與下電極之間的偏壓差至關重要，偏壓要達到崩潰電壓(Breakdown Voltage)才能使氣體解離產生電漿，不同氣體有不同的崩潰電壓，而每種氣體在不同的壓力、電極間距下，又有不同的崩潰電壓，他們的關係可以用 Paschen's Law^[32] 來說明，崩潰電壓主要與壓力和電極間距的積相關，在固定電極間距的情況下，壓力太大或太小皆會使崩潰電壓急遽上升，其中，壓力與平均自由徑(Mean Free Path, MFP)有關，MFP 表示在環境中，氣體分子與另一氣體分子碰撞，需要移動的平均距離。當壓力太大時，氣體分子之間距離很小，意味著平均自由徑(Mean Free Path)很短，電子沒有足夠空間可以加速，而還沒加速到一定能量的電子，就先與氣體分子產生碰撞，但因為能量不夠，並無法使氣體分子解離，導致需要施加更大的偏壓，使電子在有限的空間下加速到足夠的能

量，撞擊氣體分子使之解離，產生電漿。當壓力太小時，MFP 太大，電子碰撞到氣體分子的機率下降，這時又要施加更大的偏壓，給予電子更大的能量，使其更活躍以增加碰撞到氣體分子的機會。蝕刻時，我們希望將機台操作在較低的崩潰電壓，約在 1m torr~10torr 之間。射頻系統(Radio Frequency System，RF System)是提供偏壓的主要部件，以射頻提供 3KHz 到 300GHz 的震盪率，除負責產生電漿，也給予一個定向電場，使離子能夠撞擊蝕刻目標。增加離子能量可能會增加物理蝕刻的成分，導致非蝕刻目標區域的損傷程度增加，因此在 RIE 上加上感應耦合電漿技術(Inductively Coupled Plasma，簡稱 ICP)，是增加離子密度但不增加離子能量的反應蝕刻，ICP 擁有自己的 RF System，主要用於產生電漿並獨立控制電漿密度，其射頻功率藉由金屬導線上的電流傳輸到環形線圈，並產生射頻磁場，而射頻磁場會感應射頻電場，提供電子能量，當電場夠大時，使氣體分子解離產生電漿。使用 ICP 產生電漿效率更高，因為能量只用在產生電漿上，並不會用於加速離子。而原本 RIE 上的 RF 則用來給予偏壓產生定向電場，離子被電場吸引，使離子以垂直方式轟擊蝕刻目標，使蝕刻目標能蝕刻出高深寬比的結構，並能夠將遮罩圖案完整轉移。




圖 4.10. Paschen's Law^[32]。




圖 4.11. ICP-RIE 簡圖。

ICP-RIE 品質因素

會影響 ICP-RIE 蝕刻品質的因素有很多，其中電漿密度、RF 偏壓、乘載盤溫度、氣體流量、蝕刻時間以及先前提到的真空度，都是可控變因，我們過來會細講各個可控變因造成的影響。

電漿密度:電漿密度主要由 ICP 上的 RF System 控制，電漿密度與 RF 能量成正比，電漿密度越高，能夠增加自由基與蝕刻目標進行反應，加快蝕刻速度。傳統 RIE 因只有一具 RF System，若要加強離子密度則需要增加 RF 偏壓，但也意味著，會增加離子進行物理轟擊的能量，導致非蝕刻目標區域的損傷程度增加。

RF 偏壓:RF 偏壓會提供一具有方向的偏壓，主要用來給予離子能量，使離子加速轟擊蝕刻目標，RF 偏壓越大，蝕刻方向性越好，蝕刻速度越快，但因為是增

加物理性蝕刻，導致非蝕刻目標區域(遮罩)的損傷程度增加，也可能造成蝕刻刻壁的不平整。

乘載盤溫度:進行電漿蝕刻時，離子對蝕刻目標轟擊時，會產生熱能，使得蝕刻目標升溫，確實升高溫度會有利於一些製程，但並不是所有製程都是適合在高溫下進行，因此，乘載盤能夠對於晶圓進行升溫或降溫，因氬氣的熱傳導性良好，主要依靠氬氣將能進行。

氣體流量:通入的氣體流量越高，腔內的氣體分子就越多，能夠加速化學性蝕刻，但化學性蝕刻的增加，會造成等向性更明顯，故不行盲目地增加氣體流量，若能夠針對蝕刻目標的化學反應調配通入體體的比例，不但能夠增加蝕刻速率，還能減少非揮發性的副產物(非揮發性的副產物若在蝕刻目標上沉積，會造成蝕刻速率降低，甚至導致遮罩圖案無法精準轉移至薄膜上)。

蝕刻時間:不同於商業機台，能夠依靠電漿光譜來判斷結束點(End-Point)，本論文所使用的機台必須靠經驗值來判斷蝕刻目標是否完成蝕刻，因此需要進行實驗來測試蝕刻率，或是在蝕刻目標下層先行沉積一層保護層，這在後續實驗中會提到。

表 4.1. 文獻^[27]中，ICP-RIE 蝕刻參數對結果的影響。

Table 1
Study of the influence of the ICP-RIE parameters on etching results.

ICP-RIE		Etching rate	Selectivity	Side wall roughness	Side wall angle	Sputtering induced redeposition
ICP power	+	+	—	—	+	+
RIE power	+	+	—	—	+	+
Gas flow rate	+	+	—	—	+	+
Pressure	+	+	+	—	—	+
Temperature	+	Not correlated	—	Not correlated	Not correlated	Not correlated

4.1.4 黃光微影

黃光微影為一種將光罩上圖案轉移至目標材料上的技術，光罩上會分成透光及不透光區，依照使用的光阻的特性，選擇性地讓特定區域的光阻曝光，曝光區域經顯影過程後，會留下或被顯影液帶走。光阻分成正型光阻與負型光阻，正型光阻經過曝光後會形成酸鍵，顯影液為鹼性，能夠將曝光處溶解並帶走，正型光阻對曝光時間較敏感，但其在曝光與不曝光交界處的解析度較佳；負型光阻經照光後會產生聚合反應，使照光的地方不容易被顯影液帶走，負型光阻因聚合反應，在照光與不照光交界處的解析度差。顯影液大多使用鹼性的 2.38%TMAH 為顯影液。本實驗在大線寬測試時，使用的是中央大學微光電 MA6 曝光機，小線寬實驗時，使用的是台大微奈米機電中心的雷射直寫曝光機及半導體研究中心的 I-line 光學步進曝光系統。MA6 為接觸式曝光，在曝光時，光罩會緊貼光阻，以 1:1 的大小將光罩上的圖案轉移至光阻層，但其圖案線寬受光罩限制，且容易有駐波現象，影響小線寬圖案品質。雷射直寫曝光機與 I-line 光學步進曝光系統為非接觸式曝光。雷射直寫曝光機是將雷射光聚焦成一小點，透過精密移動的方式在光阻上曝光，經雷射掃過的地方為曝光的區域，其優點是不需要光罩，可以直接使用電腦匯入圖檔曝光，缺點是總曝光時間長，單位時間價格相對高，較適合用於光罩製作或是小面積曝光，其最小線寬約為 1.5 μm 左右。I-line 光學步進曝光系統是利用光學系統，以投影的方式將光罩上的圖案以 5:1 的大小投影在光阻上[圖 4.12]，並透過精密移動晶片的方式，能夠將光罩上的圖案轉移至大面積光阻上的不同位置，其曝光較不受光罩限制，單條最小線寬達到 0.45 μm ，缺點是 I-line 光學步進曝光系統是設計給 6~8 吋晶圓使用，雖然 TSRI 已成功開發出破片曝光平台，但因為其系統複雜，且我們設計的波導為長寬比例懸殊，因此製程還是有不低的失敗率。

表 4.2. I-line stepper 製程。

順序	製程名稱	製程說明
1	Adhesion	去水烘烤90°C，30s。
2	Cooling	冷卻23°C，60s，提高製程穩定與塗佈PR前溫度控制。
3	HMDS Coating	塗佈HMDS，改變基材表面親疏水性。
4	PR Coating	光阻塗佈，PFI38(8500A)，1500rpm。
5	Hot plate	軟烤90°C，60s，去溶劑提升附著力，並提升PR曝光與非曝光區顯影速率比，降低PR內應力。
6	Exposure	曝光，能量2050(mJ)。
7	Hot plate	曝後烤120°C，90s，消除駐波，進行光酸放大反應。
8	Cooling	冷卻23°C，30s，終止前步驟反應，提高製程穩定性。
9	Develop	顯影，90s。
10	High temp. Hot-plate	高溫硬烤110°C，60s，去除殘餘溶劑，增進附著力及薄膜品質。




圖 4.12. I-line Stepper 投影式曝光示意圖。




圖 4.13. 黃光步驟。(a)基材(b)HMDS 塗佈(c)光阻塗佈(d)曝光(e)THMA 顯影(f)黃光微影完成。

4.1.5 離子佈植

離子佈植技術已廣泛應用在半導體製程中，多為參雜III、V族元素於矽晶圓中，但其製程會造成表面晶格缺陷，故需於半體製程中加入適當退火處理，以消除晶格缺陷和內應力。

離子佈植是利用高電壓，將電漿中離子化的參雜物質加速後，利用動能將離子直接打入材料的技術。

離子植入機的主要結構有三大部分:離子源、離子加速管、離子佈植腔。

離子源

在離子源(ion source)處，首先先產生熱電子(hot electrons)，常見的方法有利用電流流過燈絲產生熱電子，然後透過施加正電場使電子受力加速，其公式為：

$$\vec{F} = q\vec{E} \quad (4-2)$$

其中 $\vec{F}$ 為電子之受力， $\vec{E}$ 為電場， q 為電量，最後通入氣體，經過電子碰撞氣體原子後產生離子，也可額外施加磁場使電子螺旋移動，增加電子的移動路徑長，這樣可以增加電子撞擊到原子的機率。離子提取組件(The ion extraction assembly)會對離子施加 20keV 的引出電壓，使離子進入第一級分析磁鐵(Analyzing Magnet)，分析磁鐵是對離子束施加磁場，會對離子束施加一作用力，使其行經路發生偏轉，其公式如下：

$$\vec{F} = q\vec{V} \times \vec{B} \quad (4-3)$$

若離子符合標準，離子轉彎的幅度會使的離子能進入可調節狹縫(adjustable slite)中，當離子太輕或太重、電量太高或太低，能量太高或太低，皆會造成離子轉彎幅度過大或過小而撞上腔壁，無法進入下一級組件-離子加速管。




圖 4.14. (a) The Electrical force ; (b) The Lorentz force 。

離子加速管

離子穿過可調節狹縫後，進入加速管(Accelerator tube)，為離子佈植機主要的加速部件，利用高頻高電壓差產生的強電場進行加速，進入加速管內的離子，由加速管的高頻高電壓加速到所需的能量。經加速過的離子會由四極子(Quadrupole)對其離子束大小進行調控，用於此的四極子多為磁四極子結構，有帶高電流的線圈圍繞，產生強大磁場，磁場能對帶電離子束進行聚焦或發散，改變離子束大小。

經過上述過程後，可能有些離子會互相碰撞導致或發生變性，故調製的離子束會經過第二級分析磁鐵再進行一次篩選，通過篩選的離子束，會經由靜電透鏡(Electrostatic Lens)對離子束再進行一次整理，整理後即進入下一級組件-佈植腔。

佈植腔

離子束經過重重關卡，剩下品質最好的離子，帶有能量的離子束撞擊並植入安置於佈植腔(Implantation chamber)內的晶片。在佈植時有一重要參數-劑量(Dose)，便是由至於佈植腔內的法拉第杯(Faraday Cup)計算，其會蒐集離子，並透過儀表計算蒐集的劑量，此數值即為佈植至基材的劑量。

離子佈植全程皆須於高真空環境下進行，才能使離子束在行進過程中不被任何其他分子干擾，故真空度對於離子佈植很重要。離子佈植主要對佈植劑量及能量進行調整，佈植深度跟加速能量成正比，越高的能量能夠將離子佈植至越深處，而晶片內的離子濃度則跟佈植劑量有關。




圖 4.15. 離子佈植機簡圖。(a) Ion source、Analyzing Magnet and Adjustable slite；(b) Accelerator tube；(c) Quadrupole；(d) Analyzing Magnet and Electrostatic Lens；(e) Implantation chamber。

4.1.6 遮罩蝕刻參數

鉻因為其硬度高(莫式硬度 8.5，鈮酸鋰莫式硬度 5，鑽石莫式硬度 10)，且具有高度耐磨、耐蝕，尤其對 Argon 電漿有高度抗蝕性，因此被廣泛用於半導體製程中之遮罩，而二氧化矽為半導體製程常見之絕緣材料，對於電漿有一定抗蝕能力，值得注意的是，蝕刻 Cr 時， SiO_2 常常作為 Cr 遮罩，而蝕刻 SiO_2 時，Cr 則常常作為 SiO_2 的遮罩，因為兩者的蝕刻氣體分別對彼此有高蝕刻選擇比，這點我們會在之後利用到。Cr 為本實驗主要遮罩，針對如何蝕刻 Cr 膜我們做了一些測試。參閱多篇文獻^[33]與考慮我們所使用的儀器限制，最終選定表 4.3.的兩個參數進行實驗並優化。

表 4.3. ICP-RIE 蝕刻 Cr 參數。

	Recipes 1	Recipes 2
ICP power(W)	600	400
RF power(W)	50	15
Cl ₂ (sccm)	24	26
O ₂ (sccm)	6	4
Pressure(mTorr)	10	7.5
Etching rate(estimate) (Ang/sec)	6	3.667
Mask material	SiO ₂	PR

根據測試，Recipe2 蝕刻速率比預估的慢很多因此不考慮，我們根據文獻上的預估蝕刻速率，分別施以不同時間對 120nm Cr 進行測試，蝕刻速率蝕刻 Recipe1 的測試如表 4.4.，計算出蝕刻速率約為 6 Ang/sec，與預估的相同，因為 Recipe1 蝕刻強度較強，且有通入氧氣幫助蝕刻，氧電漿對於光阻的蝕刻速率極高，為了避免在蝕刻終點前光阻耗盡，我們特別對光阻蝕刻前[圖 4.16a]與蝕刻後[圖 4.16b]的光阻高度進行量測，光阻減少 700nm 左右，蝕刻速率約 3.5nm/sec，因為後續 Ion Etching 製程需要用到較厚的 Cr 做遮罩，因此後續將使用二氧化矽作為蝕刻 Cr 的遮罩[圖 4.17]。其中值得一提的地方是，我們的 Cr 是沉積在 x-cut LN 上進行蝕刻，經過測試，Recipe1 對鈮酸鋰或是 SiO₂ 幾乎沒有蝕刻效果，這有助於我們將 Cr 蝕刻乾淨，因為在預估的蝕刻終點時，可能會有一些 Cr 剩餘層，在蝕刻參數不會傷害到下層的情況下，我們可以透過「過蝕刻(over etch)」的方式，增加一定蝕刻時間確保 Cr 蝕刻乾淨[圖 4.18]。

表 4.4. Recipe1 ICP-RIE 蝕刻 120nm Cr 參數測試。

Cr 120nm recipe1 test(PR mask)					
蝕刻時間	180sec	190sec	200sec	210sec	220sec
蝕刻效果	有殘留	有殘留	無殘留	無殘留	無殘留




圖 4.16. recipe1 200sec PR 蝕刻前(a)與蝕刻後(b)高度。




圖 4.17. 蝕刻 Cr SEM 圖。(a)二氧化矽為遮罩蝕刻的 350um Cr，(b)PR 為遮罩的 120um Cr。




圖 4.18. 蝕刻 Cr 示意圖。(a)將 Cr 沉積在 LN 上;(b)蝕刻終點時，會有一些剩餘層未被蝕刻;(c)在不傷害下層的情況下，可以透過過蝕刻確保蝕刻乾淨。

二氧化矽我們嘗試以 ICP-RIE 及 RIE 進行蝕刻，因為製程其中一部分需蝕刻 1um 左右的二氧化矽層，若使用 RIE 進行，需進行較長時間，且擔心蝕刻側壁角度過小，故先使用 ICP-RIE 進行測試，表 4.5 為使用之參數^[34]，測試方式為將二氧化矽以 PECVD 沉積在 x-cut LN 上進行蝕刻，經過測試發現，會出現針狀山的情況[圖 4.19]，一開始以為是二氧化矽層的剩餘層，但經過增加數次蝕刻後，針狀山的現象依舊沒有改善[圖 4.20]，後來發現可能是 recipe ICP 中的含氟氣體蝕刻 LN，造成圖 4.21(b)(c)中的狀況。

表 4.5.Recipe RIE & Recipe ICP 蝕刻二氧化矽參數。Recipe RIE 為使用 RIE 時的參數；Recipe ICP 為使用 ICP-RIE 時使用的參數。

SiO2 Etching TEST		
	Recipes RIE	Recipe ICP
ICP power(W)		500
RF power(W)	160	100
CHF3(sccm)		45
O2(sccm)		5
CF4(sccm)	50	
Pressure(mTorr)	10	3.75
Etching rate(estimate) (nm/min)	45	200




圖 4.19. 經過數次增加時間後，針狀山現象依舊未改善。




圖 4.20. 針狀山 SEM 影像。




圖 4.21. 針狀山現象。蝕刻終點時(b)，還有二氧化矽剩餘層，但使用 over etch(c)會破壞下層。

為了避免針狀山的情況發生，我們在二氧化矽層之間沉積一層約 10nm 的 Cr 作為下層的保護層[圖 4.22a]，經測試，10nm Cr 約可承受 recipe RIE 與 recipe ICP 60~90sec 的蝕刻。




圖 4.22. 在二氧化矽層之間沉積一層約 10nm 的 Cr 作為下層的保護層。在 SiO₂ 蝕刻終點時(b)，增加約 60 秒的 over etch(c)，接著在將 Cr layer 移除(d)(e)。

我們對沉積在 10nm Cr 上的 1 μ m SiO₂ 進行 recipe ICP 蝕刻測試[表 4.6]，結果顯示，最合適的時間為 480sec[圖 4.24]。

表 4.6. Recipe ICP 蝕刻二氧化矽測試。400sec[圖 4.23]，520sec[圖 4.25]。

Recipe RIE 1 μ m SiO ₂ etching test			
蝕刻時間	400sec	480sec	520sec
蝕刻效果	有殘留	無殘留	過久




圖 4.23. 沉積在 10nm Cr 上的 1 μ m SiO₂ 經 recipe ICP 蝕刻 400sec。結果顯示蝕刻深度未達目標，推定尚未完成蝕刻。




圖 4.24. 沉積在 10nm Cr 上的 1μm SiO₂ 經 recipe ICP 蝕刻 480sec。結果顯示蝕刻深度達到目標，推定完成蝕刻。




圖 4.25. 沉積在 10nm Cr 上的 1μm SiO₂ 經 recipe ICP 蝕刻 520sec。結果顯示蝕刻穿 10nm Cr 保護層至 LN 層，推定蝕刻時間過長。

200nm 以下的 SiO₂，我們以 recipe RIE 進行蝕刻，經測試[圖 4.26b]，蝕刻速率約為 1.1nm/sec。




圖 4.26. SiO₂ 蝕刻 SEM。1μm(a)與 200nm(b)。

4.2 鈮酸鋰波導與 MZI 製程

我們在前面章節以經分析過以離子交換、鈦擴散...等，LN 器件製作的方式及優缺點，本實驗將嘗試在 TFLN 上製作脊型波導及 MZM，嘗試的方法為 Ion Etching 製程與離子佈植改質製程兩種，我會在接下來的章節中詳細介紹。

4.2.1 Ion Etching

乾式電漿蝕刻是現在最常用來製作 LNOI 微型器件的方法，但蝕刻的處方百家爭鳴，每篇文獻都各自擁護，其實蝕刻的原理大致一樣，不外乎是使用電漿中的離子撞擊的物理性蝕刻，再加上一定比例的化學性蝕刻來加速反應，使用的儀器有純物理性蝕刻的 IBE，複合性蝕刻的 RIBE、ICP-RIE...等，其中又以 ICP-RIE 最為常見。IBE 與 RIBE 類似，兩者的特色是其用來吸附晶圓的載台於製程時，載台能夠旋轉且改變角度，離子能夠以不同的角度撞擊晶圓表面，RIBE 與 IBE 的差異在於其能夠通入其他化學氣體幫助反應，但這兩種機台的功能較為單一，且並非半導體製程所需的儀器，因此並不常見。ICP-RIE 相較之下非常常見，其功能、優勢與工作原理在**章節 4.1.3**已有說明，故本實驗選擇以 ICP-RIE 來進行蝕刻。

ICP-RIE 能夠通入不同的氣體進行蝕刻，根據文獻^[27]，通入 SF_6 、 CHF_3 、 CF_4 等含氟氣體能夠加速蝕刻速率，鈮酸鋰與氟會產生氟化鈮、氟化鋰，在 200°C 時氟化鈮會揮發，但 LiF 的形成與再沉積導致蝕刻速率降低、降低側壁輪廓和側壁粗糙度的增加，且在後處理部分 LiF 難以清除。因此我們使用氬離子電漿進行蝕刻，利用氬離子純物理轟擊及燒蝕的方式，這能夠避免 LiF 生成。

[圖 4.27]一開始先將 LNOI 晶片按前面介紹過的方法清理，然後在晶片上依序用 E-beam Evaporator 沉積 350nm Cr 層與 PECVD 沉積 200nm SiO_2 層，接著將光罩上的圖案轉移至光阻上，以光阻為遮罩，使用 ICP-RIE 向下蝕刻 SiO_2 層，移除光阻後以 SiO_2 層為遮罩，用 ICP-RIE 向下蝕刻 Cr 層，蝕刻完 Cr 層後不將 SiO_2

遮罩移除，以 SiO_2 與 Cr 為遮罩，用 ICP-RIE 蝕刻 TFLN 製造波導，最後將剩餘的 Cr 遮罩移除完成波導。




圖 4.27. LNOI Ion Etching 改良後製作波導過程。(a)清洗晶片;(b)Cr 沉積;(c) SiO_2 沉積;(d)塗佈光阻;(e)黃光微影;(f) SiO_2 蝕刻;(g)光阻移除;(h)Cr 蝕刻;(i)TFLN 蝕刻;(j)濕蝕刻遮罩移除。

表 4.7. ICP-RIE 蝕刻 TFLN 製程參數^{[27][35]}。

Etch LN recipes	ICP	RIE	Pressure	Argon flow	Temp.
Recipe 100	100W	70W	3mtorr	20sccm	-10°C
Recipe 300	600W	300W	5.3mtorr	80sccm	-3°C

表 4.6 為參考文獻^{[27][35]}。並參酌機台限制與製程可行性後，所選擇的兩個試驗參數。圖 4.28 為分別以兩參數各蝕刻 10 分鐘的結果，遮罩條件為 120nm 的 Cr，蝕刻深度分別達到 180nm、160nm。經蝕刻後，Cr 遮罩厚度已所剩無幾，也就是 120nm 的 Cr 最多只能承受兩參數 10 分鐘的轟擊並達到 170nm 左右的深度，若需要蝕刻更深的深度，勢必需要增加蝕刻時間並增加遮罩厚度。




圖 4.28.Recipe 100(a)與 Recipe 300(b)測試結果。遮罩為 120nm Cr，蝕刻時間為 10mins。

接著我們將 Cr 厚度增加至 250nm，並以兩參數分別蝕刻 20min，蝕刻後分別測量線寬與蝕刻深度，經 Recipe300 蝕刻的晶片 H-1，其 Cr 遮罩已經耗盡，蝕刻深度達到約 426nm[圖 4.29b]，但波導線寬與蝕刻 LN 前遮罩線寬(7um)差距甚大[圖 4.29a]；經 Recipe100 蝕刻的晶片 H-4，其 Cr 遮罩未耗盡，蝕刻深度達到約 305nm[圖 4.31b]，且波導線寬與蝕刻 LN 前遮罩線寬(7um)相同[圖 4.31a]。




圖 4.29. 遮罩 250nm Cr 以 Recipe 300 蝕刻 20mins 後，H-1 波導寬度(a)與蝕刻深度(b)量測結果。




圖 4.30. 遮罩 250nm Cr 以 Recipe 300 蝕刻 20mins 後，H-1 SEM 圖。




圖 4.31. 遮罩 250nm Cr 以 Recipe 100 蝕刻 20mins 後，H-4 波導寬度(a)與蝕刻深度(b)量測結果。

雖然 Recipe 300 達到較深的蝕刻深度，但其與遮罩上線寬差距甚大，可能是因為遮罩已經耗盡，導致線寬縮小，若要使用此參數，就需要再增加 Cr 遮罩厚度。Recipe100 蝕刻的晶片 H-4，雖然蝕刻深度不及 Recipe 300 蝕刻的晶片 H-1，但其從遮罩轉移至 LNTF 的線寬較佳。根據文獻^[27]，蝕刻時生成的再沉積可能會造成側壁粗糙，以 $\text{NH}_4\text{OH}:\text{H}_2\text{O}_2:\text{H}_2\text{O}=2:2:1$ 比例混和的溶液能夠有效清除再沉積物，我們將 H-4 進行清洗並觀察其側壁情況[圖 4.32]，此溶液確實對增加側壁平整度有幫助。




圖 4.32. 遮罩 250nm Cr 以 Recipe 100 蝕刻 20mins 後，H-4 波導側壁清理前(a)與清理後(b)SEM 影像。

經 7um 波導測試之後，我們決定聚焦在線寬及深度表現均衡的 Recipe100，但其蝕刻深度未達要求，因此我們決定增加 Cr 層厚度至 350um，實驗目標是製作線寬 1.5um 左右結構。經檢測，以台大微奈米機電中心-雷射直寫機進行黃光微影，光罩設計線寬為 1.2um 的波導及 1.5um 的 Y-brench，經蝕刻 200um 二氧化矽層及 350um Cr 層後，製作出的遮罩底部寬度為 1.39um[圖 4.33]及 1.72um [圖 4.34]的蝕刻遮罩。為了增加側壁平整度，根據[表 4.1]我們嘗試提高 Recipe100 中的 ICP 功率至 450W，增加 Argon ion 數量。結果如圖 4.35，不管以哪個參數蝕刻，其側壁都會因為再沉積物造成側壁粗糙，再後面的章節我們會提到如何清理再沉積物。




圖 4.33. 波導設計線寬 1.2um，厚度 350nm Cr 蝕刻遮罩。




圖 4.34. Y-brench 設計線寬 1.5um，厚度 350nm Cr 蝕刻遮罩。




圖 4.35. recipe100(a)(b)及 recipe100 改良版(c)(d)的蝕刻結果。

4.2.2 Ion Beam Enhance Etching

本實驗參考文獻^[28]，是利用離子佈植對鈮酸鋰薄膜層進行晶格破壞，破壞之程度為缺陷濃度，需要遮罩阻擋部分區域離子佈植，在薄膜上形成破壞區域與非破壞區域。本實驗利用鉻(Cr)與二氧化矽(SiO_2)共同組成遮罩，鉻層在上，二氧化矽層在下。鉻因為其硬度高(莫式硬度 8.5，鈮酸鋰莫式硬度 5，鑽石莫式硬度 10)，且具有高度耐磨、耐蝕，尤其對 Argon 電漿有高度抗蝕性，因此被廣泛用於半導體製程中之遮罩，而二氧化矽為半導體製程常見之絕緣材料，對於電漿有一定抗蝕能力，且能夠用 PECVD 在低溫、短時間內得到厚度較厚且品質優良的二氧化矽。

鉻在此實驗中，因其硬度與耐蝕之特性，為主要的離子減速層，在離子佈植過程中，能使大部分經加速之 Argon 離子在撞擊鉻遮罩時減速，減速後的 Argon 離子穿過鉻遮罩後，會在二氧化矽層完全停止，故再遮罩下之薄膜鈮酸鋰不會受

到破壞。而本製程正是利用此一原理，無遮罩區域之鋰酸鈦薄膜，其晶格鍵結會因離子佈植而破壞，而破壞區在 KOH 溶液中的蝕刻速率顯著提升，經過 KOH 溶液浸泡後，形成結構。

根據德國耶納大學發表之文獻^[36]，若用單一能量佈植，會造成缺陷濃度在深度上分布不均，最後對導致側壁粗糙，而多次式離子佈植能夠讓各個深度之缺陷濃度接近相同[圖 4.36]，所以其採用多次式離子佈植，以改善側壁粗糙之問題，分別由能量為 60、150、350keV 佈植至劑量 $0.92 \times 10^{14}/\text{cm}^2$ ，與能量為 700keV 佈植至劑量 $4.8 \times 10^{14}/\text{cm}^2$ ，達到蝕刻深度最深 500nm，可以看出能量越高，對鋰酸鈦薄膜就破壞的越深，而劑量主要跟單位體積植入的離子量有關，也就是單位體積鋰酸鈦薄膜晶格被破壞的程度。

本實驗採用多次式離子佈植，但因台灣離子佈植機能量限制，捨棄 700keV，將參數改為 60、150keV 佈植至劑量 $0.92 \times 10^{14}/\text{cm}^2$ ，與能量為 350keV 佈植至劑量 $4.8 \times 10^{14}/\text{cm}^2$ 。IBEE 製程除了離子佈植機的參數會影響結果外，遮罩的製作是關鍵，遮罩的側壁角度、平整度影響波導的側壁粗糙度，且為了讓佈植深度達到最，必須要盡量僅少遮罩剩餘層。




圖 4.36. 文獻^[36]顯示，採用多次式離子佈植，以改善側壁粗糙之問題。




圖 4.37. 綠色箭頭為改良前問題，藍色箭頭為改良後。

圖 4.37 為 IBEE 經過改良後的過程，依照 IBEE 文獻中，在 TFLN 上依序沉積 SiO_2 與 Cr 作為遮罩，我們在章 4.1.5 有提到，沉積在 TFLN 上的 SiO_2 若使用 over etch 的方式蝕刻，會傷害到下層的 TFLN，不確定會對蝕刻結果造成什麼影響，若不使用 over etch 的方式，則可能有 SiO_2 的剩餘層，這等於在 TFLN 上多了一層薄薄的遮罩，對於佈植深度的影響不得而知[圖 4.37]，因此我們在 SiO_2 與 TFLN 中間加入一層 10nm Cr[圖 4.37][圖 4.38b]，原因如同我們在章 4.1.5 提到的，在蝕刻 SiO_2 時，其能夠提供 60~90sec 的 over etch，確保 SiO_2 蝕刻乾淨。至於在遮罩最上方，增加一層 100nm SiO_2 ，這有助於光阻的附著。

我們先以 x-cut LN 對 7 μm 波導進行測試，圖 4.39 為 7 μm 波導遮罩 SEM。佈植參數為 60、150keV，劑量 $0.92 \times 10^{14}/\text{cm}^2$ ，與 350keV，劑量 $4.8 \times 10^{14}/\text{cm}^2$ ，佈質後須使用濕蝕刻方式蝕刻 LN，依照文獻，濕蝕刻配方主要分 3 種:3.6%HF、49%HF、50%KOH。經測試及文獻^[37]證明，3.6%HF 蝕刻速度緩慢，需蝕刻 6~7hrs 以上，49%HF 蝕刻速度快速，但 HF 會蝕刻 LN，蝕刻終點不穩定，太長或太久都會對波導有不好的影響，50%KOH 相對較穩定、速度快，且蝕刻選擇比高，最重要的是，HF 會快速蝕刻 TFLN 下方 SiO_2 層，造成薄膜分離，50%KOH 則是對 SiO_2 蝕刻速率非常緩慢，綜合之下，我們選擇以 50%KOH 作為濕蝕刻溶

液，蝕刻時，以 50%KOH 加熱至 65°C，[表 4.8]為蝕刻不同時間下蝕刻深度，[圖 4.40]為不同蝕刻時間下 SEM 影像，文獻^[28]顯示，經離子佈植改質過後的 LN 蝕刻速率為 200nm/min，但為了確保能完整蝕刻，我們延長了蝕刻時間至最多 45 分鐘，KOH 對於改質過後的 LN 有高蝕刻選擇性，這並不會傷害波導結構。

實驗結果顯示，15 分鐘以上的蝕刻時間對於深度變化不大，推測已經完整蝕刻，[圖 4.40]顯示增加蝕刻時間對於側壁並無明顯影響。再經過 APM 清洗後，[圖 4.41]顯示 APM 能夠增加側壁平整。




圖 4.38. LNOI Ion Beam Enhance Etching 改良後製作波導過程。(a)清洗晶片;(b)10nm Cr 沉積;(c)1 μ m SiO₂ 沉積;(d)120nm Cr 沉積;(e)100nm SiO₂ 沉積;(f)塗佈光阻;(g)黃光微影;(h)100nm SiO₂ 蝕刻;(i) 120nm Cr 蝕刻;(j)光阻移除;(k)1 μ m SiO₂ 蝕刻;(l)10nm Cr 蝕刻;(m)Argon 離子佈植;(n)KOH 濕蝕刻 TFLN;(o)濕蝕刻移除 120nm Cr;(p)濕蝕刻移除 1 μ m SiO₂ (q)濕蝕刻移除 10nm Cr;(r)晶片清理。




圖 4.39. 7um 測試波導遮罩 SEM。(a)4000X(b)20000X。

表 4.8. 50%KOH 蝕刻時間-深度。

蝕刻時間(mins)	15	30	45
蝕刻深度(nm)	320	330	335




圖 4.40. 7um 波導濕蝕刻 SEM。(a)濕蝕刻 30mins 後，未移除遮罩前;(b)濕蝕刻 15mins;(c)30mins;(d)45mins。




圖 4.41. IBEE 7um 波導經圖 4.35r 清洗過後 SEM 圖。

經 7um 測試成功後，我們將製程轉至正式結構，分別在 TSRI 黃光微影製程後[圖 4.42]、蝕刻至 120um Cr 遮罩後[圖 4.43]與完成遮罩製作後[圖 4.44]檢查。




圖 4.42. 1.6um MZM 結構黃光微影光學顯微鏡影像。




圖 4.43. MZM 結構蝕刻 120nm Cr 後光學顯微鏡影像。(d)為設計線寬 1.2μm 波導，測量後約 1.33μm。




圖 4.44. MZM 結構遮罩 SEM 影像。

經離子佈植並以 50%KOH 濕蝕刻後，同製程的分別有晶片 y-1、y-2，經不同方式量測[圖 4.45]，分別為 374.84nm、0.37 μ m，忽略量測誤差後，蝕刻深度至少 370nm，經 SEM 檢查，y-2 側壁有明顯波紋，相較之下 y-1 側壁相較之下較為平整，蝕刻後側壁角度 $\geq 90^\circ$ 。側壁的不平整可能來自於非 LiF 的再沉積物、或是遮罩側壁影響佈植結果，我們在後面章節會介紹如何增加側壁平整度。




圖 4.45. 離子佈植正式結構經 50%KOH 濕蝕刻後以 Alphastep(a)、Laser Confocal Microscope(b)量測蝕刻深度。




圖 4.46.y-2 Y-brench SEM 影像。




圖 4.47. y-1 SEM 影像。(a)1.2um 端口;(b)側壁;(c) Y-brench。

4.3 晶片清理及後段製程加工處理

4.3.1 晶片清理

波導的側壁粗糙會造成波導損耗上升，文獻^[27]提供一種化學方式，能夠有效清除波導側壁的再沉積物，增加波導的側壁平整度。溶液配方 $\text{NH}_4\text{OH} : \text{H}_2\text{O}_2 : \text{H}_2\text{O}$ 以 2:2:1 的比例進行調配，在 85°C 下進行 3 次每次 60 分鐘的浸泡，我們按此配方，分別清洗以 Ion etching 進行製作以及 IBEE 製作的波導。

[圖 4.48]經 Ion etching 進行製作的波導清洗後，卻實將波導側壁的再沉積物清除，且側壁變的比較平滑，但波導上方寬度與下方寬度差距甚大，側壁角度 $\leq 40^\circ$ ，不符合我們希望蝕刻出的波導，後續的改善方法會在未來展望提到。




圖 4.48. Ion etching SEM 影像。(a)波導上下寬度;(b)波導俯視;(c)波導側壁。

經 IBEE 製程製作的 7um 結構，以此配方清洗的效果在圖 4.41 有提到，接著我們將經 IBEE 製作的 y-1、y-2 進行浸泡，因為 y-1、y-2 側壁的粗糙程度不同，我們分別浸泡 10、30 分鐘，[圖 4.49]顯示，除了清除再沉積物外，還會些微等向蝕刻，這造成原先設計的 Y-brench 從 V 型變成 U 型，這可能會導致損耗上升，[圖 4.50a]則顯示波導線寬浸泡後會縮小，但確實有增進側壁平整度，且整體更接

近方形。




圖 4.49. y-2 浸泡前(a)與浸泡 30mins(b) SEM 影像。




圖 4.50. y-2 浸泡 30mins SEM 影像。(a)浸泡前為 1.4um 的波導。

y-1 因為側壁較為平整，為了避免浸泡導致結構變形，我們減少浸泡時間至 10 分鐘，圖 4.52 顯示經 10mins 浸泡有助於側壁平整，但幫助程度因浸泡時間縮短而有限，10mins 的浸泡並不會破壞太多整體結構比例，浸泡後寬度為 1.61、

1.589 μm 與原先設計線寬 1.6 μm 差距微小，圖 4.53 為 MZM 結構為沉積電極預留的區域，設計線寬為 15 μm ，量測值為 15.91 μm 。經 FIB 檢測波導切面[圖 4.54]，側壁角度 $\sim 90^\circ$ 度。




圖 4.51. y-1 浸泡 10mins SEM 影像。




圖 4.52. y-1 浸泡 10mins SEM 影像。圖中為 MZM Y-brench，設計寬度為 1.6 μm 。




圖 4.53. y-1 浸泡 10mins SEM 影像。圖中間距為電極預留區間距，設計寬度為 15μm。




圖 4.54. 波導切面 FIB 影像。

4.3.2 電極沉積

電極我們參考大部分文獻後，選擇以金作為主要電極，在電極與 TFLN 之間增加一層鎳增加金的附著，如圖 4.55，先塗佈光阻後進行曝光顯影，因為 PR 是塗佈在有立體結構的晶片上，會造成光阻厚度比塗佈在平面上更厚，經修正曝光參數後，曝光結果如圖 4.56，設計電極間距為 12μm，黃光結果為 12.893 μm，

電極與波導設計間距是 5 μ m，黃光結果為 5.5 μ m。接著使用 E-gun -Thermal 進行連續沉積，鎳使用 E-gun 沉積，目標 50nm，金使用 Thermal 沉積，目標 400nm，沉積後用 Life-off 製程移除光阻上的鎳跟金，Life-off 後波導線寬與電極間距約 7 μ m[圖 4.57]，電極整體高度約 460nm[圖 4.58]，電極、波導位置關係如圖 4.59。




圖 4.55. 電極製程。(a)塗佈光阻;(b)黃光微影;(c)沉積鎳;(d)沉積金;(e)掀離製程。




圖 4.56. 電極黃光微影製程結果。




圖 4.57. 電極製程。




圖 4.58. Alphastep 量測波導(a)與電極(b)高度。




圖 4.59. 電極、波導位置關係。

4.3.3 端面拋光

因為電極黃光製程關係，晶片於電極製程結束後長度至少 1cm 以上，所以需要將晶片進行切割，切割後端面崎嶇不平[圖 4.60a]，因為我們是利用邊緣耦光技術進行量測，因此我們會對晶片的端面進行拋光處理。拋光端面對於本實驗來說是一大考驗，因本實驗的結構多是微米級立體結構，且拋光時需要拋到波導，很有可能在拋光時將立體的波導拋斷，所以大部分元件都是採用 Grating coupler^[35]進行耦光或是以 FIB 製程對端面進行拋光，根據大部分文獻，LNOI 的大部分元件選擇 FIB 對端面拋光，FIB 能夠以離子束對波導面進行端面進行蝕刻，選擇 FIB 的原因除了拋光時容易將立體的波導拋斷外，另一個原因是 LNOI 晶片通常體積小，如何用研磨拋光是一大考驗，但 FIB 需要在實驗時多沉積一層金屬(通常是 Au、Pt)，在 FIB 製程結束後，使用王水將沉積的 Au 或 Pt 移除時，會同時移除電極的 Au，因此 LNOI 的 E-O 元件大多是使用 Grating coupler，但 Grating coupler 的插入損耗至少 -3db 起跳，加入製程失誤損耗會夠大，所以本實驗提出一種新的對 LNOI 拋光的方式，能夠成功將長度最小 0.3cm、波導寬度最小 0.6um 以下的晶片進行端面研磨拋光[圖 4.60b]。拋光的流程如圖 4.61，先將要研磨拋光的晶片塗佈一層厚光阻保護結構(本實驗塗佈 AZ4620，厚度約 4um)，接著將波導結構端面 100um 外的多餘部分切除，剩餘 100um 以內需研磨掉的部分，且波導還預留 300um 的直波導做為研磨緩衝，將晶片上下各以石英蠟黏附一陪拋片，將黏附陪拋片的晶片以石英蠟固定在夾具上，接者以研磨的方式，使用正越企業的研磨機，搭配 FUJIMI GC#4000(碳化矽微粒~1.4um)、COMPOL-80 拋光液(二氧化矽微粒

~80nm)搭配 JP-08-15、JP-05-15 拋光皮，搭配轉速控制，分階段分次進行研磨。研磨後將晶片加熱使陪拋片分離晶片，將晶片浸泡 Ace 加熱，蠟會被 Ace 帶走，若有較為頑固的蠟，因其附著在會被 Ace 溶解的 PR 上，會被一併帶走。還未將陪拋片移除的晶片端面如圖 4.62，可以清楚看見波導形狀。

比起 FIB 研磨速度緩慢且區域小，以此方式研磨，能夠更有效的將尺寸一樣的晶片批量研磨，加快研磨速度，也不用沉積貴重金屬，而 Grating coupler 需要有非常精準的製程技術，且 grating coupler 通常只能在單一波段區域有較低損耗，越遠離中心波長損耗越高，經我們提出的方法光的波導能夠避免這些問題。




圖 4.60. 拋光前(a)與拋光後(b)晶片端面影像。




圖 4.61. 端面研磨拋光製程圖示。(a).先將晶片塗佈一層厚光阻；(b).將晶片波導兩端面外 100um 的部分切除；(c).將(b)要研磨拋光的端面上下各加一片陪拋片；(d).將(c)固定在夾具上；(e)以不同的溶液與不同的拋光皮搭配，搭配不同轉速階段式的研磨拋光。




圖 4.62. 未將陪拋片移除的晶片端面。(a)分層圖與雙輸出波導端面；(b)0.6um 波導端面；(c) 1um 波導端面；(d) 2um 波導端面；(e) 3um 波導端面。

4.4 Ion Etching 製程改善

4.4.1 遮罩改善

在製程中，遮罩佔有非常重要的地位，在 Ion etching 中可看出，LN 的蝕刻速率隨著蝕刻時間增加而下降，但 Cr 的消耗速率沒變，若要達到越深的蝕刻深度，蝕刻每單位深度的 LN 所需要的 Cr 厚度需要越多，在實驗中我們嘗試沉積 350nm Cr，我們覺得 350nm 的 Cr 已經是極限，因為沉積後在晶片邊界處，出現如圖 4.63 的裂縫，在進入 ICP-RIE 蝕刻 LN 後，甚至出現如圖 4.64 的清況，經檢查 LNTF 已破裂且分離，但因為結構設計時，有設計 Dummy pattern，因此破裂範圍沒有殃及主結構。產生此現象的原因，推測可能是因為 Cr 與 TFLN 的膨脹係數差異過大^[11]，使得 Cr 與 TFLN 界面處產生巨大的內應力，而此巨大的內應

力將薄膜破裂，甚至是發生部份分離的現象，若要繼續使用 Cr 遮罩，可以測試在 TFLN 與 Cr 之間增加一層 SiO_2 當緩衝層，如同製作 LNOI 時，在 TFLN 與基材中間增加一層 SiO_2 的原理一樣。若要嘗試更換遮罩，則可根據文獻，嘗試適用 $\alpha\text{-Si}$ 、S1828、 SiO_2 ...等材料作為遮罩。




圖 4.63. 晶片邊界處裂痕。




圖 4.64. LNTF 已破裂且分離。

4.4.2 製程設備改善

ICP-RIE 製程在蝕刻 LN 時，當離子動能大於 LN 結合能時，離子轟擊方向垂直薄膜[圖 4.65a]，LN 表面分子會因為離子轟擊向各個方向噴濺，這些噴濺的 LN 分子會附著在側壁上形成在沉積物，再沉積物會導致蝕刻速率下降，且會造成側壁角度縮小。若使用 Ion Beam Etching(IBE)，其特色是可以在蝕刻時旋轉晶

片，並改變蝕刻角度[圖 4.65b]，這等效於離子以圓錐狀方式轟擊晶片，這能夠減少噴濺至波導側壁的再沉積物，使蝕刻側壁更接近 90 度，並增加側壁平整度。




圖 4.65. ICP-RIE(a)與 IBE(b)差異。

4.4.3 蝕刻參數改善

有關 LN 的蝕刻參數，每篇文獻都有不一樣的蝕刻參數，不一樣的蝕刻氣體、製程壓力、功率、氣體流量，有非常多種參數組合，就算參數一樣，不一樣的機台施做出的結果也不同，因此參數在使用上都必須測試並微調，本次實驗所選擇的參數可能是最適合的，只是還沒調整到最好；也有可能不是最好的，需要更換其他蝕刻參數，加入其他氣體蝕刻，這些都需要參考文獻並進行大量測試。

4.4.4 電極改善

本實驗電極的鋪設位置，波導、電極、Contact window 均在同一樓層，因 Contact window 需要一定的空間方便連接電壓，因此 MZI 中 Y-brench 的張角需要更大，間接造成損耗上升以及整體長度需要變長，文獻^[38]提供另一種電極鋪設方式，如圖 4.66，透過製程工藝技術，能夠以二氧化矽做間隔，將 contact window 鋪設在 2 樓，受先以半導體接線的方式，貫穿二氧化矽至下層電極處，沉積電極材料在二氧化矽層上並填滿接線洞，這樣上層 contact window 與下層電極即可導通。這能夠大大縮小晶片面積，加大結構密度，也可多個元件共用一 contact window，並加大 contact window 面積。




Fig. 1 Device design and fabrication. (a) Schematics of a traditional ion-diffused LN waveguide (left) and our etched LN waveguide embedded in SiO₂ (right), roughly to scale. The light blue region indicates the waveguiding core in each circumstance. The larger index contrast in etched waveguides allows for much stronger light confinement. (b) Schematic view of the device layout with thin film LN waveguides and RF electrodes. Metal vias and bridges are fabricated to achieve modulation on both arms of the devices. Inset shows a schematic of the device cross-section with an overview of the metal bridge. (c) Device fabrication process. (i) An x-cut LNOI substrate is (ii) coated with 800 nm thick a-Si using PECVD. Photonic patterns are defined in HSQ resist using EBL. (iii) The patterns are then transferred into the a-Si layer using RIE, and subsequently into the LN thin film using Ar⁺ plasma etching in RIE. (iv) The residue mask materials are removed in 30% KOH at 80 °C. (v) Bottom metal electrodes (15 nm Ti/300 nm Au, evaporated) are formed using a standard PMMA/MMA double layer lift-off process. (vi) A 1.5 μm thick silica cladding layer is then deposited using PECVD. (vii) Via windows are opened in PMMA resist (patterned using EBL). Vias are formed by 5 min wet etching in BOE. (viii) A second lift-off process is performed to produce the top electrodes.

圖 4.66. 文獻中，描述電極鋪設方式。

第五章 實驗結果與分析

5.1 量測架構

5.1.1 波導量測架構




圖 5.1.波導量測架構。

本實驗量測架構如圖 5.1，由一台可調式 ECL 雷射源(Agilent 8164B)為光源，其可提供 1495nm~1640nm 雷射，並提供最小波長 0.1pm 的調整間距。經由光纖將雷射源的輸出光輸入至參鉕光纖放大器(Erbium-Doped Fiber Amplifier, EDFA)放大光源，再將放大過的光源經過極化控制器，調整其偏振方向，使光源為一極化偏振光，將極化偏振光連接至保偏透鏡光纖中，使用透鏡光纖將光耦合進入波導，在輸出端透過一 40 倍物鏡收光，最後使用 CCD 確認其模態，並使用功率計

測量其功率。我們在前面章節提過，我們可以透過仔細地調整輸入光源，選擇性的只激發基模，若光纖非準直地將光耦合進波導，可能激發高階模態，且因為波導端面極小，最大僅有 $2\mu\text{m} \times 0.7\mu\text{m}$ 的面積，如何將光準確的耦合進波導極為困難，因此我們使用由日商駿河精機製造的電控六軸平移台，將透鏡光纖固定在其之上，利用電腦控制其每個軸向的移動及旋轉，並分別在波導與光纖耦光處上方及側方安裝 100 倍顯微鏡及金像顯微鏡，方便觀測波導及光纖的耦光情況。晶片固定在一五軸平移台上，由真空幫浦固定避免其產生不必要的移動。因普通光纖的 spot 太大，因此選用有聚焦功能、spot size 較小的透鏡光纖降低其耦和損耗，本實驗使用透鏡光纖 spot size 為 $2 \pm 0.5\mu\text{m}$ ，工作距離為 $12 \pm 2\mu\text{m}$ 。




圖 5.2.波導輸入端等效面積與 Spot Size 關係圖。

5.1.2 MZM 量側架構




圖 5.3.MZI 量測架構。

MZM 量測架構大致上與波導量測架構相同，因 MZM 需要施加電場，因此多了電壓源與電極針，電極針固定在 3 軸平移台上，透過電極針觸碰 contact window，而電壓源則能提供至少到 150V 的電壓。





圖 5.4. MZI 量測架構實圖。




圖 5.5. 上方觀測物鏡畫面。(a)25x;(b)100x。




圖 5.6. 側邊觀測物鏡畫面。




圖 5.7. 側邊觀測物鏡撞針畫面(a)對焦正極;(b)對焦負極。

5.2 實驗量測結果及分析

5.2.1 直波導量測結果及分析

圖 5.8~圖 5.11 為波導的模態圖，波導長度 0.5cm，波導寬度分別為 3 μm 、2 μm 、1.5 μm 、1 μm ，用不同波長的入射光，進行垂直入射與傾斜入射後的模態圖。




圖 5.8. 3 μm 波導(a)入射波長 1520nm 模態(TE);(b)入射波長 1550nm 模態(TE);(c)入射波長 1590nm 模態(TE);(d)入射波長 1520nm，光纖傾斜入射之模態(TE);(e)入射波長 1590nm，光纖傾斜入射之模態(TE);(f)入射波長 1590nm，光纖傾斜入射之模態(TE)。




圖 5.9. 2 μ m 波導(a)入射波長 1520nm 模態(TE);(b)入射波長 1550nm 模態(TE);(c)入射波長 1590nm 模態(TE);(d)入射波長 1520nm，光纖傾斜入射之模態(TE);(e)入射波長 1590nm，光纖傾斜入射之模態(TE);(f)入射波長 1590nm，光纖傾斜入射之模態(TE)。




圖 5.10. 1.5 μ m 波導(a)入射波長 1520nm 模態(TE);(b)入射波長 1550nm 模態(TE);(c)入射波長 1590nm 模態(TE);(d)入射波長 1520nm，光纖傾斜入射之模態(TE);(e)入射波長 1590nm，光纖傾斜入射之模態(TE);(f)入射波長 1590nm，光纖傾斜入射之模態(TE)。




圖 5.11. 1μm 波導(a)入射波長 1520nm 模態(TE);(b)入射波長 1550nm 模態(TE);(c)入射波長 1590nm 模態(TE);(d)入射波長 1520nm，光纖傾斜入射之模態(TE);(e)入射波長 1590nm，光纖傾斜入射之模態(TE);(f)入射波長 1590nm，光纖傾斜入射之模態(TE)。

經查閱文獻^{[39][40][41][42]}，大多數鋁酸鋰波導的損耗，是使用 Fabry-Perot 的方法進行量測，此方法是藉由變化波長，造成光波導的輸出光強度的震盪變化，去計算傳播損耗，其優勢是計算方式與模態的激發效率無關，也就是說耦合損耗並不影響傳波損耗的量測。在圖 5.2 我們有提到，因為波導的 spot size 與波導的 mode size 有一定程度的差距，我們預計耦合損耗非常大，進而影響插入損耗，且波導的 NA 值較大，用物鏡收光時，物鏡的有限 NA 值會加大耦合損耗，所以無法以插入損耗-耦合損耗的方法計算，因此我們以 Fabry-Perot 的方法進行量測。

α 為傳波損耗，根據文獻^[42]， α 公式如下：

$$\alpha = \frac{10}{L} \left\{ \log_{10} R - \log_{10} \left[\frac{1}{K} \left(1 - \sqrt{1 - K^2} \right) \right] \right\} dB \quad (5-1)$$

其中：

$$K = \frac{I_{max} - I_{min}}{I_{max} + I_{min}} \quad (5-2)$$

而 L 為波導長度， R 為模態反射率，通常在弱導結構中，在 LN 與空氣的介面，其 Fresnel 反射率 R 約為 14%，但因為 LNOI 的波導橫截面小， R 值將不能由 Fresnel 反射率計算，根據文獻^{[40][42]}，波導寬度與 R 的關係如圖 5.12，圖 5.13~圖 5.15 是掃描波長與歸一化波導穿透率的關係。




圖 5.12. 文獻^[42]中，端面反射率 R 與波導寬度關係。




圖 5.13. 長 0.5cm，寬 3μm 直波導 Fabry-Perot 測量。




圖 5.14. 長 0.5cm，寬 2um 直波導 Fabry-Perot 測量。




圖 5.15. 長 0.5cm，寬 1.5um 直波導 Fabry-Perot 測量。

根據量測結果計算，在寬度 3um、長度 0.5cm 的直波導，TE 傳波損耗約為 3.6dB/cm，TM 傳波損耗約為 7.16dB/cm;寬度 2um、長度 0.5cm 的直波導 TE 傳波損耗約為 7.87dB/cm，TM 傳波損耗約為 6.76dB/cm;寬度 1.5um、長度 0.5cm 的直波導 TE 傳波損耗約為 3.96dB/cm，TM 傳波損耗約為 5.65dB/cm。

5.2.2 MZM 量測結果

我們對 MZM 結構進行量測，MZM 結構寬度為 1.6um，圖 5.16 為不同波長、不同位置入射 MZM，結果顯示與預期的結果一樣，MZM 結構為多模情況。




圖 5.16.不同位置，不同波長入射 MZM 的模態圖。(a) 入射波長 1548.6nm 模態(TE);(b) 入射波長 1554.4nm 模態(TE);(c)入射波長 1555.6nm 模態(TE);(d)入射波長 1556.5nm 模態(TE);

圖 5.17 為波長 1550nm，TE 入射時的輸出能量變化量與電壓的關係，其波型與我們在第三章圖 3.14 的模擬結果相符，一樣出現弦波的結果， $V\pi=50V$ ，與我們模擬的結果相似，但根據模擬的結果，理想情況下，在未施加電壓時，走兩臂的光，其光程差一樣，相位應相同，輸出值應為建設性干涉，也就是波峰，但在量測結果可看出，其波峰向後移了約 40V，推測應為製程誤差造成，如圖 5.18，當兩臂的光有相位差時，其干涉波的振幅就不會是最大值，圖 5.17 顯示施加電壓為 0V 時，其輸出能量約為波峰的 1/6 倍，根據推算，當兩波相位相差 $0.55\pm 2\pi$ 時，其干涉結果的振幅約為完全建設性干涉振幅的 1/6 倍，若以相位差為 0.55π 做計算，表示兩臂光程差約為 426.25nm，若忽略兩臂因蝕刻深度以及波導寬度...等，造成等效折射率上的微小差異，則兩臂的光程差可視為幾何長度上的誤差，也就是兩臂的幾何長度差為 426.25nm(在只考慮相位差為光程差造成的情況下)。為了在兩臂之間放入電極的 contact window，S-bend 繞了非常大的距離，增加非常多幾何長度，所以我們覺得兩臂的幾何長度差 400nm 是有可能的。




圖 5.17.1.6μm MZM，波長 1550nm(TE)入射輸出能量變化與施加電壓的函數。




圖 5.18.相位差形成的干涉波。

從圖 5.17 可以發現，其消光比僅為 2.7dB，我們推測原因可能有二：一是因為波導的寄生模態，一是因為輸入與輸出的直接雷射光耦合。在文獻^[38]中，其波導設計寬度為 0.9μm，蝕刻深度與本實驗相當，在 700nm 的薄膜上蝕刻 400nm 的深度，波導模態一樣為多模，其消光比約為 10 dB，其中有提到，光通過多模波導後，會激發寄生光模，因為激發寄生光模的限制，導致消光比受到限制，如果使用更窄的單模光波導，則可以實現更高的消光比，甚至高於 30 dB。另一篇文獻^[40]中，其 TFLN 剩餘厚度為 270nm，在波導兩側剩餘的 TFLN 形成 TE 傳播的平面波導，而我們剩餘 330nm，Lensed Fiber 的 spot size 比波導橫截面大，再

輸入光為 TE 時，會有部分光經由剩餘的 TFLN 形成的平面波導傳播，在輸出端面用物鏡收光時，會將經由平面波導傳波的光一起接收到光功率計，這些未經過電光調製的光，會使的輸出光保持一基本定值，限制消光比，文獻^[41]提到，可以在輸出端增加一 S-bend 結構，這能夠讓輸入與輸出不再同一直線上，減少輸入與輸出的直接耦合。

圖 5.19 為 TM 入射 MZM 的輸出能量變化量與電壓關係圖，因為設備的關係，我們量測至最高施加電壓 130V(圖 5.19 中的藍點)，並且根據理論推導出其輸出波模型(圖 5.19 中的橘線)，兩者大致上相符。




圖 5.19.1.6μm MZM，波長 1550nm(TM)入射輸出能量變化與施加電壓的函數。

第六章 結論

6.1 結論

本論文嘗試以 Ion Etching 與 IBEE 兩種製程，在 TFLN 上製作波導與 MZM 等微結構，其中以 ICP-RIE 進行 Argon ion 蝕刻的方式，因為種種原因，在波導製作上，目前還無法達到要求的側壁角度以及平整度，但以 IBEE 製程，搭配晶片端面拋光，成功製造出蝕刻深度約 380nm 的脊型波導，且側壁角度接近 90 度，經量測後，在 0.5cm 的結構長度下，寬度 3 μ m 的波導，其 TE 與 TM 的傳播損耗僅有~3.6dB/cm 與~7.1dB/cm，寬度 1.5 μ m 的波導，其 TE 與 TM 的傳播損耗僅有~4dB/cm 與~6dB/cm。與傳統的鈦擴散或質子交換波導相比，LNOI 脊型波導的折射率差更大，波導的尺寸更小，這些優勢有助於更高效製造密集元件，更高效的非線性轉換用途。

在 MZM 部分，雖然受限於波導模態與輸入輸出之間的直接耦合，造成消光比不理想，但依然能夠看出其輸出的弦波變化，根據目前的量測顯示，其成功達成 $V_{\pi}L \sim 5V/cm$ 的 MZM 電光調製器，若能夠改善缺點，預期能夠得到消光筆更高的 MZM。受益於波導寬度較小的優勢，這表示電極間隔可以做的比傳統鈦擴散或是質子交換更小，這有助於開發超低電壓的電光調製器。

6.2 未來展望

經實驗後證實，IBEE 確實能夠製作出低傳波損耗的波導結構，且波導長度至少達 0.5cm，後續可繼續以 IBEE 方式在 TFLN 上製作被動元件，而 MZM 結構觀察到的電光調製效果，證明施加電壓對波導的有效性，可以對光進行主動調製，將這些製程整合，便可實現我們一開始提到的 CNOT 邏輯閘，搭配後續對 TFLN 進行 Poling 製程製作 PPLN 等結構，有望將晶片整體尺寸縮小，且效率更高，這些條件都使的 LNOI 更具有競爭性。未來的工作將集中在製作單模的波導，其實本實驗達到的蝕刻深度[表 6.1]，已經比眾多文獻都還要深，若未來能夠採用更薄

的 TFLN，已現在的蝕刻深度，將更能夠達到單模狀態，這有助於增加 MZM 的消光比，也可以消出寄生模態的產生，降低波導的傳波損耗。

表 6.1.各文獻蝕刻深度與模態關係圖。

Literature	Sidewall angle	Waveguide width	Etching depth/TFLN thickness	Mode
[43]	--	0.8um(top)	300um/600um	Single mode
[23]	70°	0.8um	330nm/500nm	Single mode
[41]	75°	1um(bottom)	350nm/500nm	Single mode
[18]	--	1.2um	350nm/600nm	Single mode
Our work	~90°	1um	380nm/700nm	Multi mode
[38]	--	0.9um	400nm/700nm	Multi mode
[40]	63°	1um(top)	460nm/730nm	Multi mode

第七章 參考文獻

- [1] Rong Haisheng , Jones Richard , Liu Ansheng , Cohen Oded , Hak Dani , Fang Alexander , Paniccia Mario , “A continuous-wave Raman silicon laser.” , Nature, 433 (7027) , p.725–728 , February 2005.
- [2] Chen, Roger, et al. "Nanophotonic integrated circuits from nanoresonators grown on silicon." Nature communications 50, p.4325. (2014).
- [3] Kaminow I, Ramaswamy V, Schmidt R, Turner E. “Lithium niobate ridge waveguide modulator.”, Applied Physics Letters. , 24(12) , p.622–624. , 1974.
- [4] G. K. Celler , Sorin Cristoloveanu , “Frontiers of silicon-on-insulator.”, Journal of Applied Physics 93, 4955 (2003)
- [5] B. T. Matthias and J. P. Remeika , “Ferroelectricity in the Ilmenite Structure.”, Phys. Rev. 76, 1886 , December 1949
- [6] R. L. Byer , J. F. Young , F. S. Feigelson , “Growth of High-Quality LiNbO₃ Crystals from the Congruent Melt”, J. Appl. Phys. , 41 , 2320 , (1970).
- [7] Volk Tatyana , Wohlecke Manfred , “Lithium Niobate: Defects, Photorefractive and Ferroelectric Switching.”, Springer. , 2008
- [8] Bazzan M. , Sada C. , “Optical waveguides in lithium niobate: recent developments and applications.” , Appl. Phys , Rev. 2 , 040603 (2015).
- [9] Hu X. P. , Xu P. , Zhu S. N. , “Engineered quasi-phase-matching for laser techniques.” , Photonics , Photonics Res. 1, 171–185 , (2013).
- [10] Wang T. X. , et al. , “Periodically poled LiNbO₃ crystals from 1D and 2D to 3D.” , Sci. China Technol , Sci. 63 , 1110–1126 , (2020).
- [11] 胡塵滌 , “LNO/Si 異質晶圓接合與界面性質研究研究成果報告” , 行政院國家科學委員會專題研究計畫成果報告 , 2007
- [12] G. Poberaj , H. Hu , W. Sohler , P. Günter , “Lithium niobate on insulator (LNOI) for micro-photonics devices.” , Laser & Photonics Reviews , Volume 6 , Issue 4 , p. 488-503 , (2012).
- [13] T.C.Ralph , N.K.Langford , T.B.Bell , A.G.White , “Linear optical controlled-NOT gate in the coincidence basis.” , Phys , Rev , A65 , 062324 , June 2002
- [14] QIAN ZHANG , MENG LI , YANG CHEN , XIFENG REN , ROBERTO OSELLAME , QIHUANG GONG , AND YAN LI , “Femtosecond laser direct writing of an integrated path-encoded CNOT quantum gate.” , Optical Materials Express , 2318 , Vol. 9 , No. 5 , May 2019

- [15] Peter O. Weigel , “High-Speed Hybrid Silicon-Lithium Niobate Electro-Optic Modulators & Related Technologies” , UNIVERSITY OF CALIFORNIA SANDIEGO , Doctor of Philosophy , 2018
- [16] Jintian Lin , Junxia Zhou , Rongbo Wu , Min Wang , Zhiwei Fang , Wei Chu , Jianhao Zhang , Lingling Qiao , Ya Cheng , “High-Precision Propagation-Loss Measurement of Single-Mode Optical Waveguides on Lithium Niobate on Insulator.” , Micromachines , 10(9) , 612 , 2019
- [17] Harvard school of Engineering , “Now entering , Lithium Niobate Valley.” , New & Event , 2017.
- [18] Zhang M. , Wang C. , Cheng R. , Shams-Ansari A. , Lončar, M. , “Monolithic ultra-high-Q lithium niobate microring resonator.” , Optica , 4 , 1536-1537 , (2017).
- [19] Chen Zhihua , et al. , “Grating coupler on lithium niobate thin film waveguide with a metal bottom reflector.” , Optical Materials Express , 7.11 , p.4010-4017. , (2017).
- [20] Krasnokutska Inna , et al. , “Ultra-low loss photonic circuits in lithium niobate on insulator.” , Optics express , 26.2 , p. 897-904. , (2018).
- [21] Baghban Mohammad Amin , et al. , “Bragg gratings in thin-film LiNbO₃ waveguides.” Optics Express , 25.26 , p. 32323-32332. , (2017).
- [22] Dehui Sun , Yunwu Zhang , Dongzhou Wang , Wei Song , Xiaoyan Liu , Jinbo Pang , Deqiang Geng , Yuanhua Sang , Hong Liu , “Microstructure and domain engineering of lithium niobate crystal films for integrated photonic applications.”, Science & Applications , Science & Applications volume 9 , Article number: 197 , (2020)
- [23] Mohamed Mahmoud , Lutong Cai , Christian Bottenfield , Gianluca Piazza , “Lithium Niobate Electro-Optic Racetrack Modulator Etched in Y-Cut LNOI Platform.”, IEEE , Volume:10 Issue:1 , 2018
- [24] Green William MJ , et al. , “Ultra-compact, low RF power, 10 Gb/s silicon Mach-Zehnder modulator.” , Optics express , 15.25 , p.17106-17113. (2007).
- [25] Sasaki Hiroshi , Iain Anderson. , “Theoretical and experimental studies on active Yjunctions in optical waveguides.” , IEEE Journal of Quantum Electronics , 14.11 , p.883-892. , (1978).
- [26] Anderson Iain. , “Transmission performance of Y-junctions in planar dielectric waveguide.” IEE Journal on Microwaves , Optics and Acoustics 2.1 , p.7. , (1978).
- [27] Ulliac Gwenn , et al. , “Argon plasma inductively coupled plasma reactive ion etching study for smooth sidewall thin film lithium niobate waveguide application.” , Optical

- Materials , 53, (2016).
- [28] REINHARD GEISS , SINA SARAVI , ANTON SERGEYEV , SÉVERINE DIZIAIN , FRANK SETZPFANDT , FRANK SCHREMPEL , RACHEL GRANGE , ERNST-BERNHARD KLEY , ANDREAS TÜNNERMANN , THOMAS PERTSCH , “Fabrication of nanoscale lithium niobite waveguides for second-harmonic generation.”, Optics Letters , Vol. 40 , No. 12 , June 15 2015.
 - [29] Ye Liu , Heng Li , Jia Liu , Su Tan , Qiaoyin Lu , Weihua Guo , “ Low $V\pi$ thin-film lithium niobate modulator fabricated with photolithography.” , Optics Express , Vol. 29 , Issue 5 , pp. 6320-6329 , (2021)
 - [30] Han H , Xiang B , “Integrated electro-optic modulators in x-cut lithium niobate thin film” , Optik , (2020).
 - [31] J. W. Coburn , Harold F. Winters , “ Ion- and electron-assisted gas-surface chemistry—An important effect in plasma etching.” , Journal of Applied Physics , 50 , 3189 , (1979)
 - [32] Lieberman Michael A. , Lichtenberg Allan J. , “Principles of plasma discharges and materials processing.” , (2nd ed.) , Hoboken, N.J. , 546., (2005)
 - [33] USBC , “Cr etching” , UCSB Nanofabrication Facility.
 - [34] Bill Mitchell , “Panasonic 2 Nanoscale ICP etching of SiO₂ using ZEP (resist) mask. Recipe designed to provide vertical profiles with no trenching in nanoscale features.” , UCSB Nanofabrication Facility.
 - [35] Sipan Yang , Yaqian Li , Jinbin Xu , Min Wang , Liying Wu , Xueling Quan , Min Liu , Liucheng Fu , Xiulan Cheng , “Low loss ridge-waveguide grating couplers in lithium niobate on insulator” , Optical Materials Express , Vol. 11 , Issue 5 , pp. 1366-1376 , (2021)
 - [36] Schrempel, F., Gischkat, T., Hartung, H., Kley, E. B., & Wesch, W. , “Ion beam enhanced etching of LiNbO₃.” , Nuclear Instruments and Methods in Physics Research Section B: Beam Interactions with Materials and Atoms, 250(1-2), 164-168. (2006).
 - [37] Geiss, R., Brandt, J., Hartung, H., Tünnermann, A., Pertsch, T., Kley, E. B., & Schrempel, F. , “Photonic microstructures in lithium niobate by potassium hydroxide-assisted ion beam-enhanced etching.” , Journal of Vacuum Science & Technology B, Nanotechnology and Microelectronics: Materials, Processing, Measurement, and Phenomena, 33(1), 010601. (2015).
 - [38] Wang, C., Zhang, M., Stern, B., Lipson, M., & Lončar, M. , “Nanophotonic lithium niobate electro-optic modulators.” , Optics express, 26(2), 1547-1555. (2018).
 - [39] Regener, R., & Sohler, W. , “Loss in low-finesse Ti: LiNbO₃ optical waveguide

- resonators.” , *Applied physics B*, 36(3), 143-147. (1985)
- [40] Hu, H., Ricken, R., & Sohler, W. , “Lithium niobate photonic wires.” , *Optics express*, 17(26), 24261-24268. (2009).
- [41] Krasnokutska, I., Tambasco, J. L. J., Li, X., & Peruzzo, A. , “Ultra-low loss photonic circuits in lithium niobate on insulator.” , *Optics express*, 26(2), 897-904. (2018).
- [42] Volk, M. F., Suntsov, S., Rüter, C. E., & Kip, D. , “Low loss ridge waveguides in lithium niobate thin films by optical grade diamond blade dicing.” , *Optics express*, 24(2), 1386-1391. (2016).
- [43] Wang, C., Zhang, M., Chen, X., Bertrand, M., Shams-Ansari, A., Chandrasekhar, S., ... & Lončar, M. , “Integrated lithium niobate electro-optic modulators operating at CMOS-compatible voltages. “, *Nature*, 562(7725), 101-104. (2018).

附錄一

本實驗使用機台

Process	Equipment	Location
Lithography	Mask Aligner 6	NCU OSC
	Maskless laser lithography system	NTU NEMS
	I-line stepper	TSRI
	Track	TSRI
Thin-film	E-gun	NTU NEMS
	E-gun-Thermal	NCU OSC
	PECVD	NTU NEMS
Etch	ICP-RIE	NTU NEMS
Implantation	500kV Heavy Ion Implanter	NCHU Accelerator Lab.
Measurement	SEM	NCU OSC
	SEM	NTU NEMS
	Alpha step	NCU OSC
	3D Laser Scanning Microscope	NTU NEMS
	Silicon Photonics passive measurement system	TSRI
	Dual Beam-Focused Ion Beam System	NCHU CNMM